2022-2023学年高二物理竞赛课件：电路数据分配器

电路数据分配器 第4章 组合逻辑电路 数据分配器又称多路分配器(DEMUX)，其功能与数据选择器相反，它可以将一路输入数据按n位地址分送到2n个数据输出端上。图4 - 29为1—4 DEMUX的逻辑符号， 其功能表如表4 - 15所示。其中D为数据输入，A1、A0为地址输入，Y0~Y3为数据输出，E为使能端。 电路数据分配器 表 4 – 15 1—4 DEMUX功能表 E A1 A0 Y0 Y1 Y2 Y3 1 × × 0 0 0 0 0 1 0 1 0 0 1 1 1 1 1 1 D 1 1 1 1 D 1 1 1 1 D 1 1 1 1 D 第4章 组合逻辑电路 比较图4 - 26(a)和(b)可看出，显然选择A、C、D为地址变量时电路简单，其数据输入可以不附加任何门。因此，为了在产生余函数时不附加门电路或尽量少附加门电路，通常要将各种地址选择方案进行比较，这样做是比较麻烦的。比较简单的方法是观察F的K图或将F化简，从F的输入变量中选择出现比较多的输入变量加到地址输入端，这样就能简化电路。 第4章 组合逻辑电路 第4章 组合逻辑电路 图 4 – 28 5个4选1MUX实现16选1MUX 第4章 组合逻辑电路 图 4-29 1—4DEMUX 第4章 组合逻辑电路 常用的DEMUX有1—4DEMUX，1—8DEMUX，1—16 DEMUX等。从表4-15看出，1—4 DEMUX与2—4译码器功能相似，如果将2-4译码器的使能端E用作数据输入端D(见图4 - 30(a))，则2—4译码器的输出可写成 随着译码器输入地址的改变，可使某个最小项mi为1，则译码器相应的输出Yi=D，因而只要改变译码器的地址输入A、 B，就可以将输入数据D分配到不同的通道上去。因此，凡是具有使能端的译码器，都可以用作数据分配器。图4 - 30(b)是将3—8译码器用作1—8DEMUX的逻辑图。其中： 第4章 组合逻辑电路 当改变地址输入A、B、C时，Yi=D，即输入数据被反相分配到各输出端。 数据分配器常与数据选择器联用，以实现多通道数据分时传送。例如，发送端由MUX将各路数据分时送到公共传输线上，接收端再由分配器将公共传输线上的数据适时分配到相应的输出端，而两者的地址输入都是同步控制的，其示意图如图4 - 31所示。 第4章 组合逻辑电路 图 4 – 30 用译码器实现DEMUX 第4章 组合逻辑电路 图 4 – 31 多通道数据分时传送 第4章 组合逻辑电路 由图4 - 32可见，该比较器有 11 个输入端，三个输出端，其中输入端A3~A0、B3~B0接两个待比较的四位二进制数；输出端PA＜B、PA=B、PA＞B是三个比较结果；CA＜B、CA=B、 CA＞B是三个级联输入端，当扩大待比较的二进制数的位数时，可将低位比较器的输出端PA＜B、PA=B、PA＞B分别接到高位比较器的CA＜B、CA=B、CA＞B三个输入端。 第4章 组合逻辑电路 表 4 – 16 四位比较器功能表 第4章 组合逻辑电路 $