2022-2023学年高二物理竞赛课件：MOS集成逻辑门

MOS集成逻辑门 MOS集成逻辑门 1. 电路结构及工作原理 CMOS反相器电路如图3-20(a)所示，它由两个增强型MOS场效应管组成，其中V1为NMOS管，称驱动管，V2为PMOS管，称负载管。图3-20(b)是CMOS反相器的简化电路。 NMOS管的栅源开启电压UTN为正值，PMOS管的栅源开启电压是负值，其数值范围在2~5V之间。为了使电路能正常工作，要求电源电压UDD＞(UTN+|UTP|)。UDD可在3~18V之间工作，其适用范围较宽。 第3章 集 成 逻 辑 门 图 3-20 CMOS反相器 第3章 集 成 逻 辑 门 当UI=UIL=0V时，UGS1=0，因此V1管截止，而此时|UGS2|＞|UTP|，所以V2导通，且导通内阻很低，所以UO=UOH≈UDD， 即输出为高电平。  当UI=UIH=UDD时，UGS1=UDD＞UTN，V1导通，而UGS2=0＜|UTP|，因此V2截止。此时UO=UOL≈0，即输出为低电平。 可见，CMOS反相器实现了逻辑非的功能。   CMOS反相器在工作时，由于在静态下UI无论是高电平还是低电平，V1和V2中总有一个截止，且截止时阻抗极高， 流过V1和V2的静态电流很小，因此CMOS反相器的静态功耗非常低，这是CMOS电路最突出的优点。 第3章 集 成 逻 辑 门 2. CMOS反相器的主要特性 CMOS反相器的电压传输特性如图3-21所示。该特性曲线大致分为AB、 BC、 CD三个阶段。  AB段：UI＜UTN输入低电平时，UGS1＜UTN, |UGS2|＞|UTP|， 故V1截止，V2导通，UO=UOH≈UDD，输出高电平。 CD段：UI＞UDD-|UTP|输入为高电平，V1导通，而|UGS2|＜|UTP|，故V2截止，所以UO=UOL≈0，输出低电平。 第3章 集 成 逻 辑 门 图 3-21 CMOS反相器的电压传输特性 第3章 集 成 逻 辑 门 BC段：UTN＜UI＜(UDD-|UTP|)，此时由于UGS1＞UTN，UGS2＞|UTP|，故V1、V2均导通。若V1、V2的参数对称，则UI=1/2UDD时两管导通内阻相等，UO=1/2UDD。因此，CMOS反相器的阈值电压为UT≈1/2UDD。BC段特性曲线很陡，可见CMOS反相器的传输特性接近理想开关特性， 因而其噪声容限大，抗干扰能力强。 CMOS反相器的电流传输特性如图3-22所示，在AB段由于V1截止，阻抗很高，所以流过V1和V2的漏电流几乎为0。 在CD段V2截止，阻抗很高，所以流过V1和V2的漏电流也几乎为0。只有在BC段，V1和V2均导通时才有电流iD流过V1和V2，并且在UI=1/2UDD附近，iD最大。 第3章 集 成 逻 辑 门 图 3-22 CMOS反相器的电流传输特性 第3章 集 成 逻 辑 门 从以上分析看出，CMOS电路有以下特点：  ① 静态功耗低。CMOS反相器稳定工作时总是有一个MOS管处于截止状态，流过的电流为极小的漏电流，因而静态功耗很低，有利于提高集成度。  ② 抗干扰能力强。由于其阈值电压UT=1/2UDD，在输入信号变化时，过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等。约为0.45UDD。同时，为了提高CMOS门电路的抗干扰能力，还可以通过适当提高UDD的方法来实现。这在TTL电路中是办不到的。 第3章 集 成 逻 辑 门 ③ 电源电压工作范围宽，电源利用率高。标准CMOS电路的电源电压范围很宽，可在3~18V范围内工作。当电源电压变化时，与电压传输特性有关的参数基本上都与电源电压呈线性关系。CMOS反相器的输出电压摆幅大，UOH=UDD, UOL=0V，因此电源利用率很高。   CMOS非门传输延迟较大，且它们均与电源电压有关。 表3-2列出了温度为25℃、负载电容为50pF时，不同电源电压下CMOS非门的传输延迟和功耗。由表可见，电源电压越高，CMOS电路的传输延迟越小，功耗越大。 第3章 集 成 逻 辑 门 表 3-2 CMOS非门的延迟和功耗与电源电压的关系 电源电压/V 5 10 15 传输延迟/ns每门 50 30 20 功耗/mW每门 0.5 0.8 2 第3章 集 成 逻 辑 门 图 3-23 CMOS与非门 第3章 集 成 逻 辑 门 $