2022-2023学年高二物理竞赛课件：集电极开路门和三态门

集电极开路门和三态门 集电极开路门和三态门 ① 输出端不能直接和地线或电源线(+5 V)相连。因为当输出端与地短路时，会造成V3、V4管的电流过大而损坏；当输出端与+5 V电源线短接时，V5管会因电流过大而损坏。 ② 两个TTL门的输出端不能直接并接在一起。因为当两个门并接时，若一个门输出为高电平，另一个门输出低电平，就会有一个很大的电流从截止门的V4管流到导通门的V5管(见图3-12)。这个电流不仅会使导通门的输出低电平抬高， 而且会使它因功耗过大而损坏。  集电极开路门和三态门是允许输出端直接并联在一起的两种TTL门，并且用它们还可以构成线与逻辑及线或逻辑。 第3章 集 成 逻 辑 门 扇入系数和扇出系数 扇入系数是指门的输入端数。扇出系数NO是指一个门能驱动同类型门的个数。当TTL门的某个输入端为低电平时， 其输入电流约等于IIS(输入短路电流)；当输入端为高电平时， 输入电流为IIH(输入漏电流)。而IIS比IIH大得多，因此按最坏的情况考虑，当测出输出端为低电平时允许灌入的最大负载电流ILmax后，则可求出驱动门的扇出系数NO： 第3章 集 成 逻 辑 门 平均延迟时间tpd 平均延迟时间是衡量门电路速度的重要指标，它表示输出信号滞后于输入信号的时间。  通常将输出电压由高电平跳变为低电平的传输延迟时间称为导通延迟时间tPHL，将输出电压由低电平跳变为高电平的传输延迟时间称为截止延迟时间tPLH。tPHL和tPLH是以输入、输出波形对应边上等于最大幅度50%的两点时间间隔来确定的， 如图3-9所示。tpd为tPLH和tPHL的平均值： 通常，TTL门的tpd在3~40ns之间。 第3章 集 成 逻 辑 门 图 3-9 TTL与非门的平均延迟时间 第3章 集 成 逻 辑 门 图 3-10 肖特基与非门电路 第3章 集 成 逻 辑 门 3-11 肖特基抗饱和三极管 (a) 电路图； (b) 电路符号 第3章 集 成 逻 辑 门 ② 增加了有源泄放网络(如图3-10中虚线所示)。该网络的主要作用有两个：第一，改善电压传输特性，即克服图3-3中倾斜段BC， 使整个传输特性转换段(B、C、D)的斜率均匀一致，从而接近理想开关，低电平噪声容限也得到提高；第二，加速V5的转换过程并且减轻V5的饱和深度，从而提高了整个电路的开关速度。  图3-10中输入端加有阻尼二极管VD1、VD2，主要是为了减少输入连线上的负尖峰干扰脉冲。 第3章 集 成 逻 辑 门 2. 74LS系列 性能比较好的门电路应该是工作速度既快，功耗又小的门电路。因此，通常用功耗和传输延迟时间的乘积(简称功耗—延迟积或pd积)来评价门电路性能的优劣。功耗—延迟积越小，门电路的综合性能就越好。  74LS系列又称低功耗肖特基系列。为了降低功耗，它主要是大幅度提高了电路的各个 电阻的阻值。为了缩短延迟时间，提高开关速度，它延用了74S系列的两个方法——使用抗饱和三极管和引入有源泄放电路，同时还采用了将输入端的多发射极三极管也用SBD代替等措施。因此，74LS系列成为功耗延迟积较小的系列(一般tpd＜5 ns，功耗仅有2 mW) 并得到广泛应用。 第3章 集 成 逻 辑 门 3. 74AS、 74ALS系列 74AS系列和74ALS系列均是目前性能较好的TTL门电路。  74AS系列是为了进一步缩短延迟时间而设计的改进系列， 其电路结构与74LS系列相似，但电路中采用了很低的电阻值， 从而提高了工作速度，其缺点是功耗较大。  74ALS系列是为了获得更小的延迟—功耗积而设计的改进系列。为了降低功耗，电路中采用了较高的电阻值。更主要的是在生产工艺上进行了改进，同时在电路结构上也进行了局部改进，因而使器件达到高性能，它的功耗—延迟积是TTL电路所有系列中最小的一种。 此外，还有各种54系列的TTL门电路。其电路结构和电气性能参数与74系列相同，主要区别在于54系列比74系列的工作温度范围更宽(74系列为0~70 ℃，54系列为-55~+125 ℃)， 电源允许的工作范围也更大(74系列为5 V(1±5%)，54系列为5 V(1±10%))。 第3章 集 成 逻 辑 门 图 3-12 TTL门输出端并联情况 第3章 集 成 逻 辑 门 图 3-14 OC门线与逻辑 第3章 集 成 逻 辑 门 $