2022-2023学年高二物理竞赛课件：电路边沿触发的触发器

电路边沿触发的触发器 电路边沿触发的触发器 目的：提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。 种类：利用CMOS传输门的边沿触发器 维持阻塞触发器 利用门电路传输延迟时间的边沿触发器 若CP=1期间J和K的状态不变，只要根据CP下降沿到达时JK的状态，就可以逐段画出Q端波形 若CP=1期间J和K的状态变化，CP下降沿到达时从触发器的状态不一定按照此刻输入信号的状态来确定，必须考虑整个CP=1期间内输入信号的变化过程 同步SR触发器：电平触发，具有空翻现象， 约束条件SR=0 主从SR触发器：脉冲触发，一个周期内触发器状态只改变一次，主触发器仍具有空翻现象，约束条件SR=0 主从JK触发器：脉冲触发，输入没有约束条件，主触发器仍有空翻现象。 总结 利用CMOS传输门的CMOS边沿触发器 上升沿翻转 带异步置位、复位端的CMOS边沿触发器 维持阻塞触发器 该电路为同步RS触发器，存在空翻现象。约束条件为： 2.如果CP＝1后，不管输入是否变化，S‘和R’的状态不变，那么触发器的次态仅仅取决于CP上升沿时刻。 维持阻塞触发器 措施：加入线①和线②，使G3和G5，G4和G6分别构成基本RS触发器，那么，当CP＝1期间，当输入端输入了有效电平后，即使再发生变化，S’和R’也保持不变。 问题：如果CP＝1后输入有效电平消失怎么办？ 维持阻塞触发器 ①线：置1维持线 ②线：置0维持线 维持阻塞触发器 尚存在的问题： 如果CP＝1期间，两个输入端均先后出现了有效电平（0），那么S‘和R’均为1，这是同步RS触发器所不允许的。 维持阻塞触发器 措施：加入③线和④线，使G3和G4的输出只能有一个为零。 ③线：置0阻塞线 ④ 线：置1阻塞线 结论：加入的4条线保证了CP＝1的全部时间内G3和G4的输出不变，该触发器为边沿触发器。 编辑母版文本样式 第二级 第三级 第四级 第五级 利用传输延迟时间的边沿触发器 由与或非门G1、G2组成基本的RS触发器。 门G3、G4的传输延迟时间大于基本RS触发器的翻转时间。 $