2022-2023学年高二物理竞赛课件：电路的级间串行进位异步方式

电路的级间串行进位异步方式 电路的级间串行进位异步方式 74LS190/191单时钟型可逆计数器的逻辑功能： 1.计数功能 当 时，CP的上升沿来到时，计数器计数。当 =L时加计数；当 =H时减计数。 2.预置数功能 当 =L时就执行预置数，不需要时钟参与，这一点和74LS160~163不同。 3.进位和借位 当加法计数到最大数时，进位C/B=H，再来一个时钟，计数器返0，同时C/B=L，C/B出现一个宽度等于时钟周期高电平的脉冲。而进位输出端CPo则输出一个较窄的低电平，其上升沿正好出现在应产生进位的时刻，所以CPo 常用于多位计数器串行级联时的进位信号；如果采用并行CP控制，即几片计数器的时钟接在一起，CPo应接到后一级的 端。 级间串行进位同步计数器 编辑母版文本样式 第二级 第三级 第四级 第五级 级间并行进位同步计数器 二、双时钟型可逆计数器 双时钟型可逆计数器中的触发器按T触发器方式工作，在触发器的时钟端有一个逻辑控制电路，根据加时序或减时序的要求，由各个触发器的Q端或 端去选通CP+或CP-达到相应的触发器的时钟端，从而实现加时序或减时序计数。 74LS193的逻辑符号 双时钟同步十六进制加/减计数器74LS193 74193时序图 74LS192/193双时钟型可逆计数器的逻辑功能: 74LS192/193双时钟型可逆计数器是高电平清零，这与74LS160/161/162/163不同。 1.清零 2.预置数 74LS192/193双时钟型可逆计数器的预置数功能也与74LS160/161/162/163不同，预置数时，只要 =0就产生预置，无须时钟参与。 3.加计数和减计数 74LS192/193这一对计数器是在时钟的上升沿发生翻转的。 加计数时， ；减计数时， 。 74LS192是2/10进制可逆计数器，加法计数的态序是： 01234567890 减法计数的态序是： 98765432109 ��� ��� ��� ��� D� C� B� A� Q� A� Q� B� Q� C� Q� D� � � �� L� H� �� L� �� D� C� B� A� D� C� B� A� �� �� �� �� �� �� �� �� �� �� �� �� �� L� �� ����� LD� H� H� H� L� H� ������� ������� �� L� L� L� L� ��� ��� ��� ��� D� C� B� A� H� -� H� L� H� Q� A� Q� B� Q� C� Q� D� � +� CP� � CP� ������� ������� �� ����� H� H� H� �� H� H� �� �� �� �� �� �� L� L� L� L� D� C� B� A� D� C� B� A� �� �� �� �� �� �� �� �� �� �� �� �� LD� �� L� L� L� L� ��� ��� ��� ��� D� C� B� A� H� -� H� L� H� Q� A� Q� B� Q� C� Q� D� � +� CP� � CP� ������� ������� �� ����� H� H� H� �� H� H� �� �� �� �� �� �� L� L� L� L� D� C� B� A� D� C� B� A� �� �� �� �� �� �� �� �� �� �� �� �� LD� $