2022-2023学年高二物理竞赛课件：电路的同步计数器基础

电路的同步计数器基础 电路的同步计数器基础 1. 各触发器均接成T触发器 2. 各触发器T的表达式 寄存器应用举例 例：数据传送方式变换电路 D6 D5 D4 D3 D2 D1 D0 并行输入 串行输出 数据传送方式 变换电路 1. 实现方法 (1). 因为有7位并行输入，故需使用两片74LS194； (2). 用最高位QD2作为它的串行输出端。 集成移位寄存器简介 并行输入－并行输出 ( 双向 ) 74LS194、74LS198、74LS299，等。 并行输入－串行输出 74LS165、74LS166，等。 串行输入－并行输出 74LS164，等。 串行输入－串行输出 74LS91，等。 二进制串行加法器 所谓串行加法，是指两个二进制数相加的过程是从低位至高位逐位进行。就好象用手算的方法把两个多位数相加的过程一样。这种运算从数的最低位开始，每次加一位，依次从最低位至最高位依次进行，如果是二个n位二进制数相加，即从i=0至i=n-1逐位进行。 例如对第i位进行运算，得到第i位全加后的和数Si及进位数Ci后才进行下一位i+1位的运算，即Ai+1、Bi+1和Ci相加。 N个脉冲后，累加器中存放两数相加的和 停止 停止 加数A和B分别存入加数移位寄存器和累加器中，将进位计数器清零。 X接1，第一个CP上升沿之前，Ai=B0，Bi=A0，Ci-1=0 全加器工作得到S0和C0。 第一个CP上升沿到来后，移位寄存器移位，将S0移入累加器。 同时Ai=B1，Bi=A1，第一个CP下降沿到达时Ci-1= C0。 N个脉冲后，累加器中存放两数相加的和 中规模计数器 中规模集成电路(MSI-medium scale integration)计数器，在一个单片上将整个计数器全部集成在上面，比小规模集成电路构成的计数器有更多的功能，有的还能方便地改变计数进制。 2/10进制可预置同步加法计数器(异步清除)，如74LS160、74HC160等； 2/16进制可预置同步加法计数器(异步清除)，如74LS161、74HC161等； 2/10进制可预置同步加法计数器(同步清除)，如74LS162、74HC162等； 2/16进制可预置同步加法计数器(同步清除)，如74LS163、74HC163等。 8 2/10进制可预置同步可逆计数器(加减控制型)，如74LS190、74HC190等； 2/16进制可预置同步可逆计数器(加减控制型)，如74LS191、74HC191等； 2/10进制可预置同步可逆计数器(双时钟型)，如74LS192、74HC192等； 2/16进制可预置同步可逆计数器(双时钟型)，如74LS193、74HC193等。 2/5分频异步加法计数器，如74LS90、74LS290等； 2/6分频异步加法计数器，如74LS92等； 2/8分频异步加法计数器，如74LS93等。 本节介绍同步计数器，160和161 (190和191)、162和163 (192和193)。 这些型号中的2/16、2/10中的2代表二进制； 10代表十进制，采用的是BCD8421码； 16代表十六进制，即四位二进制码。 型号的数字序号，双数的是2/10进制，单数的是2/16进制， 状态转换图和波形图 若构成减法计数器T该如何表达？ 2/10和2/16进制可预置同步加法计数器 同步加法计数器计数进制的改变 1D� C1� Q� S� C� C� B� A� G� 0� 1� i� 1� -� i� i� i� i� =� =� X� X� CP� 0� 1� n� 1� -� n� B� B� B� B� X� ��������������� ��������� ����� ����� ����������� ������� ������� 0� A� 1� A� n� A� 1� -� n� A� 1D� C1� Q� S� C� C� B� A� G� 0� 1� i� 1� -� i� i� i� i� =� =� X� X� CP� 0� 1� n� 1� -� n� B� B� B� B� X� ��������������� ��������� ����� ����� ����������� ������� ������� 0� A� 1� A� n� A� 1� -� n� A� $