2022-2023学年高二物理竞赛课件：采用CMOS传输门结构的数据选择器CC14539

采用CMOS传输门结构的数据选择器CC14539 采用CMOS传输门结构的数据选择器CC14539 注意每个传输门的同相选通端 双4选1数据选择器74LS153 如何用两个4选1数据选择器接成8选1数据选择器？ 例： 利用四选一选择器实现如下逻辑函数。 与四选一选择器输出的逻辑式比较 可以令： 变换 D0 D1 D2 D3 A0 A1 W A G R Y “1” 接线图 74LS153 总结 用n位输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。 加法器 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001， 计算A+B。 0 1 1 0 1 0 0 1 1 加法运算的基本规则： (1) 逢二进一。 (2) 最低位是两个数最低位的叠加，不需考虑进位。 (3) 其余各位都是三个数相加，包括加数、被加数和低位来的进位。 (4) 任何位相加都产生两个结果：本位和、向高位的进位。 用半加器实现 用全加器实现 一、半加器 如果不考虑有来自低位的进位将两个1位二进制数相加，称为半加。设： A---加数；B---被加数；S---本位和；C---进位。 真值表 逻辑图 半加器 A B C S 逻辑符号 =1 & A B S C 二、全加器： an---加数；bn---被加数；cn-1---低位的进位； sn---本位和； cn---进位。 真值表 在将两个多位二进制数相加时，除了最低位外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加，这种运算称为全加。 半加和： 所以，全加和： an bn cn-1 sn cn 全加器 逻辑图 逻辑符号 半加器 半加器 1 an bn cn-1 sn cn s' s' c' c' A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 an bn cn-1 sn cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 $