7.1集成门电路（课件）-高二《电子技术基础与技能》同步教学（人民邮电版）

第7章 组合逻辑电路 门电路是组成数字电路的最基本单元。本章讲述数字电路的基本逻辑单元——集成门电路。将重点介绍组合逻辑电路的特点及组合逻辑电路的分析方法和设计方法。介绍常用的各种中规模集成组合逻辑电路如编码器、译码器、数据选择器和分配器的工作原理和逻辑功能。 7.1集成门电路 7.3常用组合逻辑电路 7.2组合逻辑电路的分析设计 7. 4 实例综合分析 1 7.1集成门电路 7.1.1 分立元件门电路 1. 二极管与门 二极管与门 （a）二极管与门电路 （b）逻辑符号 当输入A＝B＝0.3V时，输出Y＝1V；当输入A＝3V，B＝0.3V时Y＝1V；当A＝0.3V，B＝3V时，Y＝1V，当A＝B＝3V时，输出Y＝3.7V，见表7.1 电路的逻辑电平 A/V A/V Y/V 0 0 3 3 0 3 0 3 0.7 0.7 0.7 3.7 电路的真值表可以发现，当输A、B中有0时，输出Y为0。只有A＝1，B＝1时，Y才会为1，符合与逻辑关系，其逻辑表达式为Y＝AB 7.1集成门电路 7.1.1 分立元件门电路 电路的真值表 A B Y 0 0 1 1 0 1 0 1 0 0 0 1 小结：二极管与门电路只有当A、B均输入高电平时，输出方为高电平，在其他情况下均为低电平。 7.1集成门电路 7.1.1 分立元件门电路 2． 二极管或门 最简单的或门电路如图所示，它也是由二极管和电阻组成的。设输入的高电平UIH＝3V、低电平为UIL＝0V 二极管或门 二极管或门电路 逻辑符号 当输入的高、低电平分别为UIH＝3V、UIL＝0V，只要A、B当中有一个是高电平输出Y＝2.3V。只有当A、B同时为低电平时，输出Y＝0V，见表 A/V B/V Y/V 0 0 3 3 0 3 0 3 0 2.3 2.3 2.3 7.1集成门电路 7.1.1 分立元件门电路 电路的真值表 A B Y 0 0 1 1 0 1 0 1 0 1 1 1 从电路的真值表可以发现，当输A、B中有1时，输出Y为1。只有A＝B＝0时，Y才会为0，符合或逻辑关系，其逻辑表达式为Y＝A＋B 注意：二极管或门同样存在着输出电平偏移的问题，所以这种电路结构也只用于集成电路内部的逻辑单元 7.1集成门电路 7.1.1 分立元件门电路 3．三极管非门 三极管非门 （a）三极管非门电路（b）逻辑符号 图所示为三极管开关电路，当输入为高电平时，三极管饱和导通，输出Y为低电平，而输入为低平时，输出三极管截止输出为高电平，因此，输出与输入的电平之间是反相关系，它实际上就是一个非门（亦称反相器）图（b）为非门的逻辑符号，非门的输出逻辑表达式为 7.1集成门电路 7.1.2 TTL集成逻辑门电路 1．TTL集成逻辑门 （1）与非门 TTL与非门 （a）电路原理 （b）逻辑符号 ①结构及逻辑功能 如图（a）所示为TTL与非门的工作原理图，电路由输入级、中间级合输出级等部分组成，图（b）为其逻辑符号 7.1集成门电路 7.1.2 TTL集成逻辑门电路 ②常用的集成与非门 TTL与非门管脚排列图 （a）四2输入端与非门 （b）三输入端与非门 如图（a）所示为74LS00（T4000）四2输入与非门管脚排列图。（b）所示为74LS10三3输入与非门的管脚排列图，其逻辑表达式分别为 7.1集成门电路 7.1.2 TTL集成逻辑门电路 (2）与门 如图所示为三3输入与门的管脚排列图 其逻辑表达式为 （3）非门图所示为六反相器（非门）的管脚排列图。其逻辑表达式为 （4）或非门图7.9所示为四2输入或非门的管脚排列图。其逻辑表达式为 与非门 或非门 7.1集成门电路 7.1.2 TTL集成逻辑门电路 2．其他类型TTL逻辑门 我们把集电极开路的与非门称为OC门。如图（a）为OC门的管脚排列图，（b）为逻辑符号 OC门 （a）逻辑图 （b）管脚符号 7.1集成门电路 7.1.2 TTL集成逻辑门电路 （2） 三态输出门（TSL门） 具有三种输出状态高电平、低电平、高电阻状态的门电路，称为三态门电路。如图所示三态门的逻辑符号，是在普通门电路的基础上，多了一个控制端EN或，EN或称使能端 三态门的逻辑符号 （a） ＝0有效 （b）EN＝1有效 7.1集成门电路 7.1.2 TTL集成逻辑门电路 3．TTL门电路使用注意事项 （1）TTL集成电路引脚排列方法 （2）多余或暂时不用的输入端的处理 （3） 输出端的处理 （4） 其他注意事项 7.1集成门电路 *7.1.3 CMOS集成门电路 1.CMO