8.4 JK触发器（课件）-高二《电子技术基础与技能》同步教学（人民邮电版）

8.4 JK触发器 所谓主从结构可用如图所示示意图来说明。第一道门相当于主门，接受来访者。第二道门相当于从门，当第一道门关上时，它打开让来访者进入。 主从结构示意图 主从结构触发器是有两级触发器构成。其中一级直接接受输入信号，称为主触发器，另一级接收主触发器的输出信号，称为从触发器。 两级触发器的时钟信号互补，主触发器接受输入与从触发器改变输出状态分开进行，从而有效地克服了空翻。 8.4.1 主从JK触发器 8.4 JK触发器 1. 图形符号 主从JK触发器图形符号 输入端J、K 是高电平有效 2.逻辑功能 J K Qn Qn+1 功能 0 0 0 0 保持 1 1 0 1 0 0 置0 1 0 1 0 0 1 置1 1 1 1 1 0 1 翻转 1 0 【例题】已知主从JK触发器的输入CP、J和K的波形，如图所示，试画出Q端对应的电压波形。设触发器的初始状态为0态。 8.4.1 主从JK触发器 8.4 JK触发器 8.4.2 边沿触发的JK触发器 8.4 JK触发器 1.图形符号 下降沿触发JK触发器图形符号 （a）下降沿触发 （b）有直接复位端和置位端 在符号图中CP一端标有“∧”和小圆圈，表示脉冲下降沿有效。 2. 逻辑功能 负边沿触发的JK触发器的逻辑功能与主从JK触发器相同，除了对CP的要求不同以外，J、K、 之间的逻辑关系完全相同。 和 8.4.2 边沿触发的JK触发器 8.4 JK触发器 【例题】已知负边沿触发的JK触发器的输入CP、J和K的波形，如图所示，试画出Q端对应的电压波形。设触发器的初始状态为0态。 8.4.3 集成JK触发器 8.4 JK触发器 TTL边沿JK触发器CT74LS112 （a）实物图（b）外引脚排列图 （c）逻辑符号 8.5.1 同步D触发器（D锁存器） 8.5 D触发器 1. 图形符号 同步D触发器图形符号 为信号输入端（数据输入端），CP为时钟脉冲控制端 2.逻辑功能 置0 Qn+1 功能 Qn 1 0 0 D 0 1 0 1 1 置1 8.5.1 同步D触发器（D锁存器） 8.5 D触发器 【例题】已知同步触发的D触发器的输入CP、D的波形，如图所示，试画出Q端对应的电压波形。设触发器的初始状态为0态。 注意：同步触发的D触发器仍然存在空翻现象，因此，它只能用来锁存数据，而不能用来作计数器等使用。 8.5.2 边沿触发的D触发器 8.5 D触发器 D触发器图形符号 CP一端标有“Λ”，表示脉冲上升沿有效。 边沿触发的D触发器逻辑功能与同步D触发器基本相同，区别仅在于对CP的要求不同。边沿触发的D触发器只能在CP脉冲上升沿（或下降沿）到来时，输出Q和 的状态才能改变。 8.5.3 集成D触发器 8.5 D触发器 集成D触发器74LS74引脚排列图 （a）实物图（b）引脚排列图 74LS74为双上升沿D触发器 8.6.1 JK触发器转换成T触发器 8.6 触发器的转换 T触发器 （a）JK触发器转换成T触发器的示意图 （b）逻辑符号 T触发器的特性表 T 功能 0 保持 1 翻转 8.6.2 JK触发器转换成T′触发器 8.6 触发器的转换 在T触发器基础上，如果T＝1，则Ｔ触发器就处于计数状态，每来一个 CP脉冲，触发器状态就翻转一次，这种T触发器称为计数触发器，即T´触发器。 JK触发器转换成T´触发器的示意图 8.6.3 D触发器转换成T、T′触发器 8.6 触发器的转换 D触发器转换成T触发器和T´触发器 （a）D触发器转换成T触发器 （b）D触发器转换成T触发器和T´触发器 本 章 小 结 1．触发器是一种寄存1位二进制信息0、1的电路，有互补输出Q和 。 2．触发器从逻辑功能上分为基本RS触发器、同步RS触发器、D触发器、JK触发器、T触发器和T´触发器等。同一种逻辑功能的触发器可以有不同的电路形式及制作工艺。 3.各种触发器性能比较(略)。 $