内容正文:
电流用移存器为核心器件设计
电流用移存器为核心器件设计
电路
串行序列X送入移存器M1后,便变成并行的4位1组输出Q3Q2Q1Q0。
经与门G1可检测“1011”子序列,输出Z为正脉冲
门G2,G3的延迟,保证Z脉冲的宽度,同时清除该子序列
电路是一种不可重叠的序列检测器
故这两类触发器的激励输入分别为:
采用JK触发器的激励输入电路较简单
选择具有清零端的双负沿触发JK触发器74LS107
且由输出卡诺图
可得输出函数为:
再选用适当的几种门电路,便可画出“1011”序列不可重叠检测电路
外输入清零信号RD,可使电路启动进入状态A
例6-18 试用触发器设计一可变模同步分频器,当控制输入X=0时,分频模M=5;若X=1, 则M=7。要求写出主要的设计过程,并画出电路图。
解:
(1)列出状态转换真值表
用三个触发器实现电路
电路状态Si=Q2Q1Q0按
二进码排序,
令S0=000为起始状态,
Z为输出函数。
未采用次态
(2)由真值表,可分别画出各触发器的次态 及输出 的卡诺图
(2)由真值表,可分别画出各触发器的次态 及输出 的卡诺图
(2)由真值表,可分别画出各触发器的次态 及输出 的卡诺图
(3)若选用D触发器,写出各触发器的激励方程为:
(4)画出电路图
(5)画出状态转换图
$