2022-2023学年高二物理竞赛课件：静态CMOS门电路

静态CMOS门电路 静态CMOS门电路 高电平 导通 截止 低电平 低电平 低电平 截止 截止 导通 导通 高电平 三态输出门（3S门) A、三种输出状态 高电平 1 低电平 0 高阻输出状态 Z 使能端 选通端 0 1 截止 截止 电路的工作状态完全 受A的控制， 0.3V 1.0V 截止 截止 高电平 B、符号 C、输出有条件并接 三态输出标记 三态门的用途： 可将多个三态门的输出并接到一 条总线（BUS）上，实现多路信 号的串行传送 利用四总线缓冲器，将四路并行输入数据D1、D2、D3、D4，变成串行数据出现在总线上，只要四个使能信号C1、C2、C3、C4轮流为低电平即可。 图3.5.50 数据的双向传输 五、集成电路的封装 一、互补MOS反相器（CMOS） 两管互为负载，故称为互补 MOS电路，因此在电路中见 不到电阻 3-6 金属－氧化物－半导体逻辑（MOSL） 4000及14000系列，称为标准系列，VDD可选3~18V HC及AC等系列，VDD则可选2～6V 2.改进电路均采用带缓冲级的结构，如图3.3.23为带缓冲级的CMOS与非门电路 其他类型的CMOS逻辑门 图3.3.23 带缓冲级的与非门 带缓冲级的CMOS门电路其输出电阻、输出高低电平均不受输入端状态的影响，电压传输特性更陡。 图3.3.33为CMOS传输门的电路图及逻辑符号。 3.CMOS传输门 其他类型的CMOS逻辑门 其中T1为NMOS管， T2为PMOS管，C和C为一对互补控制信号 图3.3.33 CMOS传输门   电路结构及逻辑符号 4、三态输出的CMOS门电路 其他类型的CMOS逻辑门 其电路如图3.3.38所示，这是三态反相器，也称为输出缓冲器，输出的状态不仅有高电平、低电平，还有第三态－高阻态 图3.3.38 CMOS三态门的电路及符号 5.OD门的逻辑符号 其他类型的CMOS逻辑门 图3.3.2５ OD门的逻辑符号 工作原理 在使用OD门时，一定要将输出端通过电阻（叫做上拉电阻）接到电源上，如图3.3.26所示 OD门 （2）当输入Vi为低电平0V时， 2．NMOS门电路 （1）与非门 T1截止，输出为高电平。 所以电路实现了非逻辑。 0 1 0 1 B L A 0 0 1 1 输 入 1 1 1 0 输出 与非真值表 A B Y VDD1 图3.3.26 OD门工作电路 RL $