2022-2023学年高二物理竞赛课件：TTL电路的改进系列

TTL电路的改进系列 TTL电路的改进系列 74S系列(肖特基系列） 74S 系列TTL与非门电路 提高工作速度的措施 输入级采用多发射极晶体管 某输入 高低 缩短T2、T5存储时间 输出级采用同类管推挽输出电路 CL充放电快 改善边沿特性 采用有源泄放回路 缩短T5的开通时间 降低T5饱和深度 引入抗饱和晶体管 降低饱和深度 TTL电路的改进系列 74LS系列(低功耗肖特基系列） 74LS 系列TTL与非门电路 tpd<5ns 功耗2mw TTL电路使用中注意的问题 除OC门和三态门外，输出端不能直接相连 输出端不能直接接地或电源 多余输入端的处理 TTL门电路输入端接电阻的情况 ROFF = 700  , RON = 2 k 驱动能力问题 课后习题 已知图中各个门电路都是74H系列TTL电路，试写出各门电路的输出状态（0、1或Z）。 发射极耦合逻辑门(ECL) 电路特点： 典型的非饱和电路 超高速电路 逻辑灵活性大 负电源供电 电路组成 电路的核心—差分放大器 射极跟随器做输出级 参考电源 主要性能： 速度最快的逻辑门电路 输出阻抗低，带负载能力强 电路内部干扰小 功耗较大 抗干扰能力低 功能扩展： 便于扩展成多互补输出 可实现线或逻辑 发射极耦合逻辑门(ECL) A B F1 F2 低 低 高 高 低 高 低 高 高 低 低 低 低 高 高 高 ECL或/或非门电路的真值表 ECL或/或非门逻辑符号 ECL或/或非门内部结构 发射极耦合逻辑门(ECL) ECL或/或非门内部结构 逻辑电平： 高电平 -0V 低电平 -1V 发射极耦合逻辑门(ECL) ECL或/或非门内部结构 逻辑电平： 高电平 -0V 低电平 -1V -1V -1V A、B 输入低电平 -2.0V -01V 0V -0V -1V 发射极耦合逻辑门(ECL) ECL或/或非门内部结构 逻辑电平： 高电平 -0V 低电平 -1V -0V -1V A输入高电平 -1V 0V -02V -1V -0V 发射极耦合逻辑门(ECL) 用ECL门实现线或逻辑 CMOS反相器 场效应晶体管的特点 仅有一种载流子参与导电； N沟道: 载流子为电子； P沟道: 载流子为空穴。 输入电压控制输出电流； 输入阻抗高, 易集成 N沟道增强型MOS管 （a）电路结构 （b）符号 � � � � � � � � � � � � $