2022-2023学年高二物理竞赛课件：电路中构成序列信号发生器

电路中构成序列信号发生器 电路中构成序列信号发生器 构成 ： 计数器＋组合逻辑电路 序列信号是在时钟脉冲作用下的一串周期性输出的 二进制信号。序列信号的位数称为序列长度P 例1：可编程分频器 分频比：16-N 例2：用计数器和数据选择器构成序列信号发生器 设计长度为P的序列信号发生器，可以先设计一个模P的计数器，再加一个数据选择器，计数器的输出接在MUX的地址端，序列数据接在MUX的数据端。 例2：01100011序列信号发生器 例3：设计一个011001序列信号发生器 在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为脉冲分配器。 脉冲分配器也称顺序脉冲发生器或节拍脉冲发生器，一般由计数器和译码器组成。作为时间基准的计数脉冲由计数器的输入端送入，译码器即将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为1，或者轮流为0。 3. 构成脉冲分配器 用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出脉冲分配器。 16输出脉冲分配器 §4-3-4 74192 双时钟模10加/减计数器 74192的标准逻辑符号 74192的传统逻辑符号 逻辑符号含义 74192的特性 异步复位、异步预置的双时钟模10加/减计数器 74192的功能表 [1]� [2]� [4]� [8]� 3CT=15� G4� G3� C5/2,3,4+� 5CT=0� M1� M2� 1,5D� D� 1� D� 0� D� 2� D� 3� Q� 0� Q� 1� Q� 2� Q� 3� C0� CTRDIV16� CR� LD� CT� T� CT� P� CP� &� W� 0� 1� 2� 3� 4� 5� 6� 7� Y� G� 0� 7� MUX� 0� 2� EN� 0� 1� 1� 0� 0� 1� 1� CP� 0� Y� LD CR CTT CTP Q0 Q1 Q2 Q3 CO STA Y0 STB Y1 STC Y2 Y3 Y4 Y5 Y6 Y7 74LS163 74LS138 计数器 译码器 1 CP D0 D1 D2 D3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 � � � � � � � � � � � � � � � D0� D1� D2� D3� � Q0� Q1� Q2� Q3� CR� � � CPU� CPD� LD� CO� BO� � � � 74192� D0 D0 $