2022-2023学年高二物理竞赛课件：异步时序逻辑电路的分析方法

异步时序逻辑电路的分析方法 CP1=Q0 例1：试分析如图所示的时序逻辑电路 解：该电路为异步时序逻辑电路 （1）时钟方程 CP0=CP2=CP 异步时序逻辑电路的分析方法 （2）驱动方程 F2 J C1 K Q Q F0 J C1 K Q Q Q2 Q0 CP J C1 K Q Q F1 Q1 1 1 1 继续 并行 输入 并行 输出   FF0 FF1 FFn–1  D0 D1 Dn–1 Q0 Q1 Qn–1 控制信号 1 0 1 … 0 1 0 1 … 0 0 1 0 1 0 1 0 1 串行 输入 串行 输出 基本寄存器 （数码寄存器，简称寄存器） 用来寄存一组二进制数据或代码； 只能并行送入寄存器，也只能并行输出。 由于一个触发器可以存储“1”位二进制信号，因此 n位寄存器需要用n个触发器构成。 寄存器可以存储多位二进制信息，如4位、8位、16位等，我们称之为n位寄存器，n为寄存器的长度。 8位寄存器 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 0 1 1 并行输入 并行输出 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 0 1 1 1 1 0 1 1 0 1 1 第一章 第二章 第三章 第四章 第五章 第六章 前 言 数字电路 第一章 第二章 第三章 第四章 第五章 第六章 前 言 数字电路 D0～D3是并行数据输入端 Q0～Q3是并行数据输出端 0 1 1 1 RD 清零 × ↑ 1 0 CP 时钟 × × × × d0 d1 d2 d3 × × × × × × × × D0 D1 D2 D3 输 入 0 0 0 0 d0 d1 d2 d3 保 持 保 持 Q0 Q1 Q2 Q3 输 出 工作模式 异步清零 数码寄存 数据保持 数据保持 74LS175的功能表 RD是异步清零控制端 Q D 0 3 Vcc Q 15 3 74LS175 D 2 D 6 Q 3 CP 2 GND 7 4 Q Q D 3 2 0 5 1 16 2 1 14 1 1 Q 11 0 12 9 Q R Q D 10 13 8 继续 集成寄存器74LS175 5 移位寄存器 寄存器 左移 (a) 寄存器 右移 (b) 寄存器 双向 移位 (c) 移位的概念： 将寄存器所存储的各位数据，在每个移位 脉冲的作用下，向左或向右移动一位。 根据移位的方向，分成： 左移、右移和双向移位寄存器。 第一章 第二章 第三章 第四章 第五章 第六章 前 言 数字电路 第一章 第二章 第三章 第四章 第五章 第六章 前 言 数字电路 FF FF FF FF （1）串入－串出 输入 输出 （2）串入－并出 一个输入，一个输出 串行数据并行数据 FF FF FF FF 输入 输出 （3）并入－串出 FF FF FF FF 输 入 输出 （4）并入－并出 FF FF FF FF 输 入 输 出 并行数据串行数据 移位寄存器有四种输入输出方式： 常用于数据锁存。 数据的串-并转换是实现计算机串行通信的重要操作。 第一章 第二章 第三章 第四章 第五章 第六章 前 言 数字电路 第一章 第二章 第三章 第四章 第五章 第六章 前 言 数字电路 由D触发器构成的移位寄存器 DR是数据输入端，它在CP脉冲（移位脉冲）的作用下，输入数据逐个地输入寄存器 状态方程为： 1. 单向串行移位寄存器 继续 1 0 1 0 0 0 1 0 1 0