2022-2023学年高二物理竞赛课件：时序逻辑电路的设计方法

时序逻辑电路的设计方法 设计 就是根据设计的要求，选用基本逻辑单元电路或数字部件，通过逻辑设计，画出满足要求的时序逻辑电路。 时序逻辑电路的设计，是分析的逆过程。 值得一提的是，由于大、中规模集成电路的广泛采用，利用触发器来组成普通时序电路的方法已经不大采用了 时序逻辑电路的设计方法 继续 设计要求 原始状态图 最简状态图 画电路图 检查电路能否自启动 1 2 4 6 选触发器，求时钟、输出、状态、驱动方程 5 状态分配 3 化简 同步时序逻辑电路设计的一般步骤 1 例1：试用JK触发器设计一个同步六进制加法计数器。 有六个状态：S0～S5，状态分配：S0=000；S1=001；S2=010；S3=011；S4=100；S5=101；无需化简。 110、111为无效状态 六进制加法计数，状态S5→S0时，产生进位：C=1 继续 1 建立原始状态图（合并化简、状态分配） 状态转换图 S0 000 S1 001 S2 010 S3 011 S4 100 S5 101 /0 /0 /0 /0 /0 /1 /C 确定触发器个数n 按照2n≥N，来确定 N也称为计数长度，计数器的模 本例N=6，现取n＝３，用３个触发器 N为计数器状态数， 4 选触发器，求 输出、状态、驱动方程 状态方程即计数器的次态方程 卡诺图 001/0 010/0 100/0 011/0 XXX/X XXX/X 000/1 101/0 00 01 11 10 0 1 卡诺图 0 0 1 0 X X 0 1 00 01 11 10 0 1 卡诺图 0 1 0 1 X X 0 0 00 01 11 10 0 1 卡诺图 1 0 0 1 X X 0 1 00 01 11 10 0 1 继续 00 01 11 10 0 1 0 0 1 0 1 0 X X C 00 01 11 10 0 1 0 1 0 1 0 0 X X 00 01 11 10 0 1 1 0 0 1 1 0 X X 00 01 11 10 0 1 0 0 0 0 0 1 X X 并不是最简形式，是为了和JK触发器的特性方程进行比较，得到驱动方程 为了和JK触发器的特性方程进行比较，得到的驱动方程 输出方程 继续 输出方程: JK触发器的特性方程 将状态方程和JK触发器的特性方程进行比较，即可求得驱动方程 继续 继续 画电路图 5 计数器可以从无效状态进入有效状态，所以该计数器可以自启动 S0 000 S1 001 S2 010 S3 011 S4 100 S5 101 /0 /0 /0 /0 /1 将两个无效状态：110、111分别代入状态方程和输出方程，计算 111 110 2 作业： 用JK触发器设计一个同步13进制加法计数器 检查电路能否自启动 6 编辑母版文本样式 第二级 第三级 第四级 第五级 设计一个串行数据检测电路，当连续输入3 个或3个以上1时，电路的输出为1，其它情 况下输出为0。例如： 输入X 101100111011110 输出Y 000000001000110 例2: 继续 输入X 101100111011110 输入Y 000000001000110 1 建立原始状态图 设电路开始处于初始状态为S0 第一次输入1时，由状态S0转入状态S1，并输出0； 若继续输入1，由状态S1转入状态S2，并输出0； 如果仍接着输入1，由状态S2转入状态S3，并输出1； 此后若继续输入1，电路仍停留在状态S3，并输出1。 电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。 S0 S1 S2 S3 1/0 X/Y 1/0 1/1 1/1 0/0 0/0 0/0 0/0 继续 $