2022-2023学年高二物理竞赛课件：电路可编程通用阵列逻辑器件GAL

电路可编程通用阵列逻辑器件GAL 电路可编程通用阵列逻辑器件GAL PAL器件采用熔丝连接工艺，靠熔丝烧断到达编程的目的，一旦编程便不能改写。 若将熔丝烧断，该单元则变成”0” 显然，一旦烧断后不能再恢复。 字线 位线 熔断丝 GAL器件采用E2CMOS工艺，具有可擦除、可重新编程和可重新配置其结构等功能。 继续 2 【例】图示为用PROM设计的组合电路，写出G2、G1、G0表达式 B2 B1 B0 G2 G1 G0 2.与、或全编程： PLA（Programmable Logic Array。PLD中，灵活性最高。实现函数时，只需形成所需的乘积项，阵列规模比PROM小得多。 继续 4 3.与编程、或固定：PAL（Programmable Array Logic） 和GAL（Generic Array Logic） 或阵列固定若干个乘积项输出 继续 5 L0 1 2 3 4 5 6 7 8 9 10 L1 L2 L3 A0 A1 A2 A3 1 2 3 1 2 3 1 2 3 1 2 3 或阵列固定 与阵列可编程 D C B A 应用PAL设计组合逻辑电路： GAL和PAL在结构上的区别： PAL结构 GAL结构 适当地为 OLMC进行 编程，GAL 就可以在功 能上代替 PAL各种输 出类型以及 其派生类型 继续 7 高密度PLA 高密度PLD主要有现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD两大类。 　　　 一、复杂可编程逻辑器件CPLD CPLD是在GAL的基础上发展起来的，它是将许多逻辑块（一个逻辑块就相当于一个GAL）连同可编程的内部连线集成在单块芯片上。丰富的内部连线为块与块之间提供了快速、具有固定延时的通路，通过编程修改内部连线即可改变器件的逻辑功能。 8 MAX7000S系列的系统结构（Altera公司的产品） 采用E2PROM工艺，由逻辑阵列块LAB、可编程的互连矩阵PIA、输入/输出控制块等几部分组成。每个LAB中包含16个宏单元，每个宏单元由可编程的与/或电路和可编程的触发器组成。各LAB之间通过PIA连接。 宏单元 1 to16 LAB A I/O 块 控 制 … 1 to16 LAB B 宏单元 I/O … 36 6 to16 6 to16 6 to16 6 to16 6 to16 36 16 16 6 to16 I/O引脚 6 to16 6 to16 I/O引脚 … 6 to16 1 to16 6 6 to16 PIA 16 宏单元 36 宏单元 6 36 6 to16 … 6 to16 I/O 6 … I/O 16 6 to16 6 to16 1 to16 6 to16 … 6 6 to16 LAB D LAB C GCLK1 OE2/GCLK2 OE1 GCLRn 6输出使能 块 控 制 6输出使能 I/O引脚 I/O引脚 块 控 制 块 控 制 9 二、现场可编程逻辑阵列FPGA FPGA一般采用SRAM工艺或Flash工艺。从结构上讲，它不是使用可编程与阵列或固定的或阵列，而是基于查找表（LUT）的结构。 10 基于可编程逻辑器件的数字系统设计流程 原理图输入 硬件描述语言输入 设计输入 器件选择 系统设计 设计准备 方案论证 逻辑综合与优化 器件适配与布局布线 编译 设计处理 设计校验与逻辑仿真 延时分析 定时仿真 功能仿真 编程器编程 在系统编程 器件编程与下载 使用FPGA或CPLD芯片设计数字系统时，一般要借助FPGA或CPLD制造公司所提供的开发系统来完成。 例如，Altera公司提供的QuartusⅡ开发系统，Lattice公司提供的isp Expert开发系统等。 编辑母版文本样式 第二级 第三级 第四级 第五级 11 作 业 P322 7.1 ~ 7.7 7.10 ~ 7.13 (选做) 结束 $