2022-2023学年高二物理竞赛课件：电路传输门控D锁存器

电路传输门控D锁存器 电路传输门控D锁存器 (c) E=0时 (b) E=1时 (a) 电路结构 TG2导通， TG1断开 TG1导通， TG2断开 Q = D Q 不变 D 锁存器 1. 逻辑门控D锁存器 国标逻辑符号 逻辑电路图 =S S =0 R=1 D=0 Q = 0 D=1 Q = 1 E=0 不变 E=1 = D S =1 R=0 D锁存器的功能表 置1 0 1 1 1 置0 1 0 0 1 保持 不变 不变 × 0 功能 Q D E Q 逻辑功能 (c) 工作波形 3. D锁存器的动态特性 定时图:表示电路动作过程中，对各输入信号的 时间要求以及输出对输入信号的响应时间。 74HC/HCT373 八D锁存器 4. 典型集成电路 74HC/HCT373的功能表 工作模式 输 入 内部锁存器 状 态 输 出 LE Dn Qn 使能和读锁存器 （传送模式） L H L L L L H H H H 锁存和读锁存器 L L L* L L L L H* H H 锁存和禁止输出 H × × × 高阻 H × × × 高阻 L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。 2. 由传输门组成的CMOS边沿D触发器 工作原理： TG1导通，TG2断开——输入信号D 送入主锁存器。 TG3断开，TG4导通——从锁存器维持在原来的状态不变。 (1) CP=0时: =1，C=0， Q跟随D端的状态变化，使Q=D。 工作原理： (2) CP由0跳变到1 : =0，C=1， 触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通，TG4断开——从锁存器Q的信号送Q端。 TG1断开，TG2导通——输入信号D 不能送入主锁存器。 主锁存器维持原态不变。 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 74HC/HCT74的功能表 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 国标逻辑符号 74HC/HCT74的逻辑符号和功能表 具有直接置1、直接置0，正边沿触发的D功能触发器 G1 1 1 TG1 1 1 TG2 G2 G4 G3 E C Q Q C C C D C C D TG1 Q Q G2 TG2 G1 1 1 D TG1 Q Q G2 TG2 G1 1 1 1D E1 D E Q Q Q4 Q3 1 G5 E S R D Q Q G4 G2 G1 G3 ≥1 ≥1 & & Q3 Q4 1 G5 E S R D Q Q G4 G2 G1 G3 ≥1 ≥1 & & G1 1 1 TG 1 1 TG TG2 G2 G4 G3 E C Q Q C C C TG1 D C C D E Q Q Q D tSU tH tW TpLH E TpHL D0 D7 D1 Q0 Q7 Q1 E 1 C1 C1 1D E 1 C1 C1 1D … … … … … E OE 1 1 C1 C1 1D 1 1 LE 主锁存器 从锁存器 C TG 1 1 TG TG2 TG3 C