2022-2023学年高二物理竞赛课件：电路中的通用阵列逻辑GAL

电路中的通用阵列逻辑GAL GAL的电路结构与PAL类似，由可编程的与逻辑阵列、 或逻辑阵列和输出电路组成，但GAL的输出端增设了可编程的的输出逻辑宏单元（OLMC）。通过编程可将OLMC设置为不同的工作状态，可实现PAL的所有输出结构，产生组合、时序逻辑电路输出。 电路中的通用阵列逻辑GAL 与阵列可编程，或阵列固定：GAL16V8, GAL20V8 分类 与阵列，或阵列都可编程：GAL39V18 GAL的基本结构（以GAL16V8为例） 8个输入缓冲器 8个输出缓冲器 8个输出逻辑宏单元 可编程与门阵列 8个输出反馈/输入缓冲器 数据选择器 乘积项数据选择器(2选1) 输出数据选择器(2选1) 三态数据选择器(4选1) 反馈数据选择器(4选1) 4个数据选择器：用不同的控制字实现不同的输出电路结构形式 乘积项数据选择器：根据AC0和AC1(n)决定与逻辑阵列的第一乘积项是否作为或门的一个输入端。只有在G1的输出为1时，第一乘积项是或门的一个输入端。 乘积项数据选择器(2选1) OMUX：根据AC0和AC1(n)决定OLMC是组合输出还是寄存器输出模式 输出数据选择器(2选1)——OMUX 三态数据选择器(4选1) 三态数据选择器受AC0和AC1(n)的控制，用于选择输出三态缓冲器的选通信号。可分别选择VCC、地、OE和第一乘积项。 工作 AC0 AC1(n) TX（输出） 0 1 地电平 0 0 VCC 1 0 OE 1 1 第一乘积项 工作 高阻 OE=1，工作 OE=0，高阻 1，工作 0，高阻 三态缓冲器 的工作状态 FMUX： 根据AC0和AC1(n)的不同编码，使反向传输的电信号也对应不同。 反馈数据选择器(4选1)——OMUX 功 能 组合 SYN AC0 AC1(n) XOR(n) 输出相位 备 注 专用输入 1 0 1 — — 1，11脚为数据输入端，输出三态门禁止 专用组合输出 1 0 0 0 1 反相 同相 1，11脚为数据输入端，组合输出，三态门选通 反馈组合输出 1 1 1 0 1 反相 同相 同上，三态门由第一乘积项选通，反馈取自I/O口 时序电路中的组合输出 0 1 1 0 1 反相 同相 1脚接CP，11脚接OE，该宏单元为组合输出，但至少有一个宏单元为寄存器输出 寄存器输出 0 1 0 0 1 反相 同相 1脚接CP，11接OE OLMC的功能组合 3.结构控制字 4 .GAL的工作模式 简单型工作模式 复杂型工作模式 寄存器型工作模式 $