2022-2023学年高二物理竞赛课件：电路中4位二进制同步加计数器时序图

电路中4位二进制同步加计数器时序图 电路中4位二进制同步加计数器时序图 Q0在每个CP都翻转一次 Q1仅在Q0=1后的下一个CP到来时翻转 FF0可采用T=1的T触发器 FF1可采用T= Q0的T触发器 Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转 FF2可采用T= Q0Q1T的触发器 Q2仅在Q0=Q1=1后的下一个CP到来时翻转 FF3可采用T= Q0Q1Q2T的触发器 4位二进制计数器状态表 0 0 0 0 0 16 1 1 1 1 1 15 0 0 1 1 1 14 0 1 0 1 1 13 0 0 0 1 1 12 0 1 1 0 1 11 0 0 1 0 1 10 0 1 0 0 1 9 0 0 0 0 1 8 0 1 1 1 0 7 0 0 1 1 0 6 0 1 0 1 0 5 0 0 0 1 0 4 0 1 1 0 0 3 0 0 1 0 0 2 0 1 0 0 0 1 0 0 0 0 0 0 Q0 Q1 Q2 Q3 进位输出 电路状态 计数顺序 二进制同步加计数器 ②典型集成电路 中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在 5V、25℃工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。 74HC/HCT393的逻辑符号 4位二进制同步加计数器逻辑图 CE=0 保持不变 CE=1 计数 (2)典型 集成计数器74LVC161 2选1数据选择器 (2)时序图 TC=CET•Q3Q2Q1Q0 74LVC161逻辑功能表 输 入 输 出 清零 预置 使能 时钟 预置数据输入 计 数 进位 CEP CET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 TC L × × × × × × × × L L L L L H L × × ↑ D3 D2 D1 D0 D3 D2 D1 D0 * H H L × × × × × × 保 持 * H H × L × × × × × 保 持 * H H H H ↑ × × × × 计 数 * CR的作用？ PE的作用？ 例6.5.1 试用74LVC161构成模216的同步二进制计数器。 1. 异步二-十进制计数器 将图中电路按以下两种方式连接： 试分析它们的逻辑输出状态。 接计数脉冲信号，将Q0与 相连； （1） 接计数脉冲信号，将Q3与 相连 （2） 两种连接方式的状态表 计数顺序 连接方式1（8421码） 连接方式2（5421码） Q3 Q2 Q1 Q0 Q0 Q3 Q2 Q1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 2 0 0 1 0 0 0 1 0 3 0 0 1 1 0 0 1 1 4 0 1 0 0 0 1 0 0 5 0 1 0 1 1 0 0 0 6 0 1 1 0 1 0 0 1 7 0 1 1 1 1 0 1 0 8 1 0 0 0 1 0 1 1 9 1 0 0 1 1 1 0 0 (2) 反馈置数法 Q3 Q2 Q1 CP Q0 1tpd 8 9 10 11 2Q3 2Q2 2Q1 2Q0 2MR 2 12 13 2CP 6 5 4 3 1Q3 1Q2 1Q1 1Q0 1MR 1 2 1 1CP Q3 Q2 Q1 Q0 & & & = Q3 T3=Q2Q1Q0·CE C1 1D FF3 = Q2 T2=Q1Q0·CE C1 1D FF2 = Q1 T1=Q0·CE C1 1D FF1 = CP Q0 CE T0=CE C1 1D FF0 1 1 CR CP PE CEP CET 1 1 1 1 1 & 1 D3 1 D2 1 D1 TC 1 Q3 1 Q2 1 Q1 1 Q0 1 1 = Q = Q R C1 1D FF3 ≥1 & & & = Q Q R C1 1D FF2 ≥1 &