内容正文:
7.4 汽车数字电路的时序控制
1.熟练掌握基本触发器的逻辑功能。
2. 能够分析常用时序逻辑电路的功能。
3. 能够分析555定时器的功能及汽车内的应用电路。
学习目的
1. R-S触发器及芯片
基本R-S触发器(与非门构成)
(b)逻辑符号
& B
& A
(a)逻辑图
互为反状态且Q端为触发器的状态
RESET:直接置0端,低电平有效
SET:直接置1端,低电平有效
理论课堂
7.4.1 常用触发器
基本RS 触发器由两个与非门交叉耦合而成,如下图:
这种触发器有两个稳定状态:
(2) , 称为复位状态(0态);
(1) , 称为置位状态(1态);
它有两个输出端Q 和 ,二者的逻辑状态应相反。
S
Q
Q
R
&
&
G1
G2
S
R
Q
Q
S
R
3
当 端加负脉冲时,不论触发器的初始状态是1态,还是0态,均有
即将触发器置0或保持0态, 称为直接置0端。
输出与输入的逻辑关系:
所谓 ,即将 端保持高电位;
,即 在端加一负脉冲
当 端加负脉冲时,不论触发器的初始状态是1态,还是0态,均有 ,即将触发器置1或保持1态。 称为直接置1 端。
4
即将触发器保持原状态不变。
这种输入状态下,当负脉冲除去后,将由各种偶然因素决定触发器的最终状态,因而禁止出现。
这种情况,
注:
时, 和 均为高电平。
0 态
信号同时撤消:
状态不定(随机)
1 态
先撤消:
先撤消:
由以上分析可知:基本RS 触发器有两个状态,他可以直接置位或复位,并具有存储和记忆功能。基本RS 触发器的逻辑状态表如下:
Q
1 0 0 1
0 1 1 0
1 1 不变 不变
0 0 不定 不定
Q
Q
信号同时撤消,出现不确定状态
信号不同时撤消,状态确定
Q
Q
练
习
同步RS触发器的引入
为了协调各部分的动作,常常要求某些触发器于同一时刻动作。为此必须引入同步信号,使这些触发器只有在同步信号到达时才按输入信号改变状态。
0 1
1 0
1 1
0 0
0
1
0
1
0
1
不定
×
(b)特性表
(c)特性方程
约束条件
(a)逻辑符号
2. 同步R-S触发器及芯片
同步R-S触发器
它由两个同步RS 触发器串联组成,两者分别为主触发器和从触发器。
主从型 JK 触发器的图形符号如下:
3. 主从JK 触发器
J
1J
K
1K
Q
Q
C1
CP
图7-25 主从JK触发器
主触发器的输出端Q 与从触发器的S 端相连, 端与从触发器的R 端相连。
非门的作用是使两个触发器的时钟脉冲信号反相。
主从触发器的特性见真值表:
Q n+1
0 0 Q n
0 1 0
1 0 1
1 1 Q n
J
K
S
R
Q
J
1S
K
1R
C1
S
R
Q
1S
1R
C1
1
1
1
逻辑功能分析:
(1) J=1, K=1
设时钟脉冲来到之前(CP=0) 触发器的初始状态为0。这时主触发器的
当时钟脉冲来到后(CP= 1), Q 端由01,使从触发器的S=1,R=0,当CP从1下跳为0时,非门输出为1,从触发器也翻转为1态。
反之,设触发器的初始状态为1,同样可分析出,主、从触发器都翻转为0。
JK 触发器在J=1,K=1 的情况下,来一个时钟脉冲,它就翻转一次,此时触发器具有计数功能。
(2) J=0, K=0
设触发器的初始状态为0。当CP=1时,由于主触发器的J=0,K=0,Q端的状态仍为0,保持不变;当CP 跳变为0时,由于从触发器的S=0,R=0,也保持0态不变。
如果初始状态为1,也有同样的结果。
(3) J=1, K=0
可分析出不管触发器原来处于什么状态,一个时钟脉冲来到后,输出一定是1 态。
(4) J=0, K=1
可分析出不管触发器原来处于什么状态,一个时钟脉冲来到后,输出一定是0