2022-2023学年高二物理竞赛课件：CMOS漏极开路（OD）门和三态输出门电路

CMOS漏极开路（OD）门和三态输出门电路 1.CMOS漏极开路门 1.）CMOS漏极开路门的提出 输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。 CMOS漏极开路（OD）门和三态输出门电路 +VDD T N1 T N2 A B +VDD A B 0 1 （1）输入端保护电路: (1) 0 < vA < VDD + vDF (2) vA > VDD + vDF 二极管导通电压：vDF (3) vA < - vDF 当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。 D1、D2截止 D1导通, D2截止 vG = VDD + vDF D2导通, D1截止 vG = - vDF RS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。 D2 ---分布式二极管(iD大) （2）CMOS逻辑门的缓冲电路 输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能 （2）漏极开路门的结构与逻辑符号 (c) 可以实现线与功能; +VDD V SS T P1 T N1 T P2 T N2 A B L 电路 逻辑符号 (b)与非逻辑不变 漏极开路门输出连接 (a)工作时必须外接电源和电阻; (2) 上拉电阻对OD门动态性能的影响 Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max） 。 电路带电容负载 1 0 CL Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。 最不利的情况： 只有一个 OD门导通， 1 1 0 为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不能太小。 当VO=VOL +V DD IIL RP & & & & n … & m & … k IIL（total) IOL（max) 当VO=VOH +V DD RP & & & & n … & m & … 1 1 1 IIH（total) I0H（total) 为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max) ： 2.三态(TSL)输出门电路 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 X 1 逻辑功能：高电平有效的同相逻辑门 0 1 3.1.7 CMOS传输门(双向模拟开关) 1. CMOS传输门电路 电路 逻辑符号 υI / υO υo/ υI C 等效电路 2、CMOS传输门电路的工作原理 设TP:|VTP|=2V， TN:VTN=2 VI的变化范围为－5V到+5V。 5V +5V 5V到+5V GSN< VTN, TN截止 GSP=5V  (-5V到+5V)=(10到0)V 开关断开，不能转送信号 GSN= -5V  (－5V到+5V)=(0到-10)V GSP>0, TP截止 1）当c=0， c =1时 c=0=-5V， c =1=+5V C T P v O / v I v I / v O +5V – 5V T N C +5V 5V GSP= 5V  (－3V~+5V) =2V ~ 10V GSN=5V  (－5V~+3V)=(10~2)V b、I=3V~5V GSN>VTN, TN导通 a、I=5V~3V TN导通，TP导通 GSP > |VT|, TP导通 C、I=3V~3V 2）当c=1， c =0时 D2 CP VDD vI TN D1 Rs TP CN vO & L B A B A RP VDD L B A D C RP VDD L