2022-2023学年高二物理竞赛课件：CMOS门电路

CMOS门电路 则当S断开时，相当此端加高电平，T2、T5导通，将T1的基极电位钳位在2.1V，故V1＝2.1-0.7=1.4V；当S闭合时，若此端输入为低电平，则相应的be结导通，将T1的基极电位钳位在0.3+0.7=1V，故V1＝1-0.7=0.3V；此端输入为高电平则与S断开相同 对于门G2的输入端可以用图2.3.37所示电路来等效 CMOS门电路 故对应的输入输出如表二 3.5.5 其他类型的TTL与非门 三、三态TTL与非门（TSL－Three State Logic Gate） 三态TTL与非门又叫三态门，它是在普通与非门电路的基础上附加控制电路构成的。其特点是除了输出高、低电平两个状态外，还有第三种状态，即高阻状态。 其典型电路如图3.5.46所示 它与普通与非门电路的主要差别是输入级多了一个使能端EN和一个二极管D。 图3.5.46 3.5.5 其他类型的TTL与非门 1.电路结构 其逻辑符号及逻辑功能如图3.5.47所示，控制端为低电平有效 图3.5.47 图3.5.46 3.5.5 其他类型的TTL与非门 2.工作原理 （1）当EN＝0时，P＝1，D截止，与非门为正常工作状态，即 （2）当EN＝1时，P＝0，D导通， T4截止；而P＝0使得T1导通， T2、T5截止，与非门为高阻态，即Y＝Z 图3.5.48所示是控制端为高电平有效的三态门，其符号如图3.5.49所示 3.5.5 其他类型的TTL与非门 （1）当EN＝1时，P＝1，D截止，与非门为正常工作状态，即Y＝（AB） （2）当EN＝0时，P＝0，D导通， T4截止；而P＝0使得T1导通， T2、T5截止，与非门为高阻态，即Y＝Z 3.三态门的用途 3.5.5 其他类型的TTL与非门 图3.5.51 总线结构 图3.5.50 数据的双向传输 TTL三态门除了电平转换，也可以构成数据的双向传输和总线结构，如图3.5.50和图3.5.51所示 电路如图3.5.52所示，试用表格方式列出各门电路的名称、输出逻辑式及当ABCD＝1001时各输出逻辑函数的取值。 练习： 3.5.5 其他类型的TTL与非门 答案： 3.5.5 其他类型的TTL与非门 3.5.6 TTL电路的改进系列(自学） 为了满足用户的要求，即提高工作速度和降低功耗两个方面，在74系列逻辑门电路的基础上，出现了74H系列、74S系列、74LS系列、74AS系列和74ALS系列。下面简单介绍它们的电路结构和电气特性。 门电路的综合性能指标－dp积： 将传输延迟时间tpd和功耗P的乘积称为dp积，即 对于门电路，dp值越小越好，说明门电路速度快，功耗低。 图3.5.52 3.5.6 TTL电路的改进系列(自学） 一、高速系列74H/54H （High-Speed TTL） 1.电路结构的改进： a. 是输出级采用达林顿结构（减小输出电阻Ro） b. 所有的电阻阻值降低了将近一倍 电路如图3.5.52所示 标准74系列 3.5.6 TTL电路的改进系列 2. 性能特点 与74系列相比采用达林顿管，其β提高，输出高电平时输出电阻减小，缩短对负载电容的充电速度；电阻的减小使得电平的转换加快，故其平均传输延迟时间比74系列门电路缩短一半，通常为10ns以内。但电阻减小又使得功耗增大 V1 R1 Vcc Dbe2 Dbe5 图2.3.37 TTL与非门输入端等效电路 S T1 ＆ ＆ 1 A B C R Vcc V1 V2 S 图3.5.45 例3.5.7的电路 G1 G2 G3 A B C S 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 断开 断开 闭合 闭合 闭合 表二 1.4 0.3 0.3 1.4 1.4 0.3 0.3 3.6 0.3 3.6 A B C S 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 断开 断开 闭合 闭合 闭合 表一 ＆ ＆ 1 A B C R Vcc V1 V2 S 图3.5.45 例3.5.7的电路 G1 G2 G3 ＆ ＆ ＆ EN A B EN Y ＝1 5V R E Y1 E Y2 Y3 ＝1 B C D Y4 Y5 Y6 Y7 图3.5.52 练习的电路 ＆ ＆ ＆ EN A B EN Y ＝1 5V R E Y1 E Y2 Y3 ＝1 B C D Y4 Y5 Y6 Y7 图3.5.52 练习的电路 $