2022-2023学年高二物理竞赛课件：三态输出的CMOS门电路

三态输出的CMOS门电路 三态输出的CMOS门电路 其电路如图3.3.38所示，这是三态反相器，也称为输出缓冲器，输出的状态不仅有高电平、低电平，还有第三态－高阻态 图3.3.38 CMOS三态门的电路及符号 其中KTG为输出电压和输入电压的比值，称为电压传输系数，即 其他类型的CMOS逻辑门 注： a. 为了得到尽量大且稳定的电压传输系数，应使RL>>RTG. b. 由于MOS管的导通内阻是栅源电压vGS的函数，而vGS 又和输入电压有关，故RTG和输入电压有关。为了减小RTG的变化，通常在电路上做了改进，尽量降低RTG。 其工作原理为 3.3.5 其他类型的CMOS逻辑门 其中EN 为使能端，且低电平有效，即EN ＝0，Y＝A  低电平有效 CMOS三态门形式有多种，它也可以在CMOS反相器基础上加控制电路构成， 当EN＝0时，T1、T4导通，输出为Y ＝ A 图3.3.39为另一种CMOS三态非门，使能端（控制端）也是低电平有效 3.3.5 其他类型的CMOS逻辑门 当EN＝1时，T1、T4截止，输出为Y ＝ Z（高阻态） 图3.3.40所示电路也是一种CMOS三态非门 3.3.5 其他类型的CMOS逻辑门 当EN＝1时，T2导通，Y ＝ A；当EN＝0时， T2、T1截止，输出为Y ＝ Z（高阻态）。这种三态门使能端是高电平有效。 例3.3.2 CMOS门电路如图3.3.41所示，试分析电路的逻辑功能 解：当C＝0时， C ＝1，传输门为高阻态，故输出Y＝Z 故这是由CMOS或非门和CMOS传输门构成的三态或非门 传输门 3.3.5 其他类型的CMOS逻辑门 当C＝1时，C ＝0，传输门为开启，输出Y＝（A＋B） 解：（a） Y＝A 例3.3.3 由CMOS传输门构成的电路如图3.3.42（a）、（b）、（c）所示，试写出各电路的输出函数的表达式。 3.3.5 其他类型的CMOS逻辑门 (b)输出、输入真值表为 输出逻辑式为 3.3.5 其他类型的CMOS逻辑门 其输出逻辑式为 注：为了避免传输门关闭时出现高阻态，可以在输出端通过大电阻接地；也可以输出端通过电阻接电源。这样输出端均会有确定的值。 (C)其输出输入真值表为 3.3.5 其他类型的CMOS逻辑门 例3.3.4 电路如图3.3.43所示。试分析其逻辑功能 解：当EN＝1时，传输门截止，输出为Y＝Z（高阻态）当EN＝0时，传输门开启，CMOS反相器的输出通过传输门到达输出，使得Y＝A，故为三态输出的反相器。 3.3.5 其他类型的CMOS逻辑门 a. 总线结构 这样只要分时控制各三态门的E（E）端，就能把各个门的数据输入信号按要求依次送到总线，进行数据传输。但注意使能端不能同时为“1” 三态门的应用 它可以实现线与的功能，即输出端可以并联。如图3.3.44所示 3.3.5 其他类型的CMOS逻辑门 C SW 图3.3.37 CMOS双向模拟开关接负载电阻的情况 g d s g d s 1 VDD A EN Y 图3.3.39 CMOS三态门 g d s g d s 1 VDD ＆ A Y 图3.3.40 与非门控制的CMOS三态非门 A Y g d s g d s g d s g d s VDD A B C Y VDD 图3.3.41 例3.3.2电路 1 TG A Y1 VDD 图3.3.42(a) 1 TG TG1 A VDD 图3.3.42(b) TG2 B Y2 1 TG TG VDD A B Y3 RL 图3.3.42(c） A B Y3 0 0 0 0 1 1 1 1 1 0 0 0 g d s g d s 1 A Y VDD A Y 图3.3.43 例3.3.4的电路 TG 1 ＆ EN A B EN Y A1 B1 E1 G1 A2 B2 E2 G2 An Bn En Gn 图2.3.44 三态门的总线结构 总 线 $