2022-2023学年高二物理竞赛课件：其他类型的CMOS逻辑门

其他类型的CMOS逻辑门 改进电路均采用带缓冲级的结构，如图3.3.23为带缓冲级的CMOS与非门电路 其他类型的CMOS逻辑门 图3.3.23 带缓冲级的与非门 输出为 其他类型的CMOS逻辑门 图3.3.23 带缓冲级的与非门 带缓冲级的CMOS门电路其输出电阻、输出高低电平均不受输入端状态的影响，电压传输特性更陡。 二、漏极开路输出的门电路（OD门） 3.3.5 其他类型的CMOS逻辑门 为了满足输出电平的变换，输出大负载电流，以及实现“线与”功能，将CMOS门电路的输出级做成漏极开路的形式，称为漏极开路输出的门电路，简称OD（Open－Drain Output）门 图3.3.24为OD输出与非门74HC03电路结构图，其与非门和非门都是CMOS逻辑门，输出管为漏极开路的NMOS门 图3.3.24 OD输出与非门74HC03电路结构图 OD门 1.结构和符号 图3.3.25所示为OD门的逻辑符号 3.3.5 其他类型的CMOS逻辑门 图3.3.2５ OD门的逻辑符号 2.工作原理 在使用OD门时，一定要将输出端通过电阻（叫做上拉电阻）接到电源上，如图3.3.26所示 OD门 当A、B有一个为低电平，则TN 截止，输出vo＝VDD2，为高电平；当A、B同时为高电平，则TN 导通，输出vo＝0，为低电平。故输出输入的逻辑关系为 3.3.5 其他类型的CMOS逻辑门 由此可见，输出高电平可以改变，故可作电平转换 3.“线与”的实现 普通的CMOS逻辑门输出端不能并联使用，但OD门可以将输出端直接相接，即实现线与逻辑，其电路如图3.3.27所示 图3.3.27 线与逻辑电路的接法 3.3.5 其他类型的CMOS逻辑门 其工作原理为： 3.3.5 其他类型的CMOS逻辑门 图3.3.27 线与逻辑电路的接法 当Y1、 Y2有一个为低电平时，则为低电平；只有Y1、 Y2同时为高电平，两个输出管同时截止，输出为高电平，Y和Y1、 Y2为与的关系 输出端逻辑式为 3.3.5 其他类型的CMOS逻辑门 故OD门的线与实现了与或非的逻辑功能。 4.上拉电阻RL的计算 在使用OD门做线与时，一定外接上拉电阻RL。但RL的大小会影响驱动门输出电平的大小。 RL上的压降不能太大，否则高电平会低于标准值；RL上的压降不能太大，否则高电平会低于标准值；RL上的压降不能太小，否则低电平会高于标准值。故R L的 取值要合适。 4.上拉电阻RL的计算 设有n 个OD门的输出端并联使用，负载为CMOS与非门的输入端，电路如图3.3.28所示 3.3.5 其他类型的CMOS逻辑门 ① OD门输出为高电平 当所有的OD门输出管截止输出为高电平时，其电流的方向如图3.3.28所示 若OD门输出管输出管截止时的漏电流为IOH，负载门高输入为电平时的输入电流为IIH，n为并联OD门（驱动门）的个数，m为负载门输入高电平电流的个数，则有 3.3.5 其他类型的CMOS逻辑门 OD门输出高电平最小值 ② OD门输出为低电平 当只有一个OD门输出管导通时，其电流的实际流向如图3.3.29所示。其中IIL是每个负载门低电平输入电流的绝对值；IOLmax是OD门最大允许的负载电流。，则 3.3.5 其他类型的CMOS逻辑门 OD门输出低电平最大值 A B Y VDD1 图3.3.26 OD门工作电路 RL A B Y VDD2 图3.3.26 OD门工作电路 RL ＆ 1 ＆ IOH IOH IOH IIH IIH IIH RL n 图3.3.28 OD输出为高电平带负载的情况 ＆ 1 ＆ IOH IOH IOH IIH IIH IIH RL n 图3.3.28 OD输出为高电平带负载的情况 ＆ 1 ＆ RL n 图2.3.29 OD低电平输出时用带负载的情况 $