2022-2023学年高二物理竞赛课件：CMOS反相器的动态特性

CMOS反相器的动态特性 CMOS反相器的动态特性 一、传输延迟时间tPHL和tPLH 前面的输入输出特性为静态特性，没有考虑电路转换状态时的延迟，动态特性要考虑传输延迟时间。 由于MOS管的寄生电容和负载电容的存在，使得输出电压的变化滞后输入电压的变化，将输出电压变化迟后输入电压变化的时间成为传输延迟时间。 tPHL－输出由高电平跳变为低电平时的传输延迟时间 tPLH－输出由低电平跳变为高电平时的传输延迟时间 tpd－平均传输延迟时间，tpd＝（ tPHL＋ tPLH）/ 2 CMOS电路tPHL＝ tPLH 图3.3.20为CMOS非门的输出输入波形。 CMOS反相器的动态特性 图3.3.20 CMOS反相器的输入输出波形 tPHL－输入电压前沿上升到幅值的50％与输出后沿下降到幅值的50％之间的差值 tPLH－输入电压后沿下降到幅值的50％与输出前沿上升到幅值的50％之间的差值 交流噪声容限 CMOS反相器的动态特性 图3.3.20 交流噪声容限在不同VDD时交流噪声容限与噪声电压作用时间的关系 它反映CMOS反相器的动态抗干扰能力。其中tw 是脉冲宽度。 交流噪声容限是在窄脉冲作用下，输入电压允许变化的范围，图3.3.20是输入为不同宽度窄脉冲时CMOS反相器的交流噪声容限曲线。即 VNA=f（tw） 三、动态功耗 3.3.4 CMOS反相器的动态特性 当CMOS反相器从一种稳定工作状态突然转变到另一种稳定状态过程中，将产生附加的功耗，称为动态功耗。它包括对负载电容充放电的功耗PC和在 两个管子同时导通时的功耗PT。 其中：CL－负载电容 f－输入信号的频率 VDD－漏极电源电压 电容充放电的功耗为 两个管子同时导通时的功耗PT为 3.3.4 CMOS反相器的动态特性 其中：CPD－功耗电容，厂家给出 总的动态功耗为 3.3.4 CMOS反相器的动态特性 CMOS反相器的总功耗静态功耗和动态功耗之和，即 其中：PS－静态功耗，由于稳定时无论输入是高电平还是低电平，总有一个管子是截止的，故静态功耗很小，故在计算总功耗时，一般只计算动态功耗。 3.3.5 其他类型的CMOS逻辑门 1.CMOS与非门 如图3.3.21所示，T1、 T3为两个串联的PMOS， T2、 T4为两个并联的NMOS *A、B有一个为“0”时，T2、 T4至少有一个截止， T1、 T3至少有一个导通，故输出为高电平，Y＝1 图3.3.21 CMOS与非门 一、其他逻辑功能的CMOS门电路 故： **A、B同时为“1”时，T2、 T4同时导通， T1、 T3同时截止，故输出为高电平，Y＝1 图3.3.21 CMOS与非门 3.3.5 其他类型的CMOS逻辑门 如图2.6.3所示，T1、 T3为两个并联的PMOS， T2、 T4为两个串联的NMOS 2. 或非门： A、B有一个为“1”时，T2、 T4至少有一个导通， T1、 T3至少有一个截止，故输出为低电平，Y＝0 A、B同时为“0”时，T2、 T4同时截止， T1、 T3同时导通故输出为高电平，Y＝1 故： 3.3.5其他类型的CMOS逻辑门 图3.3.22 CMOS或非门 3.带缓冲级的CMOS门电路 3.3.5其他类型的CMOS逻辑门 上面电路存在的问题：（以与非门为例） ①输出电阻RO受输入状态的影响； ②输出的高低电平受输入端数目的影响 3.3.5其他类型的CMOS逻辑门 输入端数目愈多，输出为低电平时串联的导通电阻越多，低电平VOL越高；输出为高电平时，并联电阻也多，输出高电平VOH也提高 ③ 输入状态不同对电压传输特性有影响，使T2、T4达到开启电压时，输入电压vI不同 $