2022-2023学年高二物理竞赛课件:CMOS 反相器的静态输入和输出特性

2023-06-10
| 12页
| 168人阅读
| 2人下载
普通

内容正文:

CMOS 反相器的静态输入和输出特性 CMOS 反相器的静态输入和输出特性 CMOS 反相器的静态(不考率输入输出延迟)输入和输出特性为输入端和输出端的伏安特性 一、输入特性 输入特性是从CMOS反相器输入端看其输入电压与电流的关系。 由于MOS管的栅极和衬底之间存在SiO2为介质的输入电容,而绝缘介质又很薄,非常容易被击穿,所以对由MOS管所组成的CMOS电路,必须采取保护措施。 其中: 图3.3.13 CMOS反相器输入噪声容限示意图 CMOS反相器的电路结构和工作原理 VOH(min)-输出高电平最小值 VOL(max)-输出低电平最大值 VIH(min)-输入高电平最小值 VIL(max)-输入低电平最大值 则输入噪声容限为 图3.3.13 CMOS反相器输入噪声容限示意图 CMOS反相器的电路结构和工作原理 输入噪声容限和电源电压VDD有关,当VDD增加时,电压传输特性右移,如图3.3.14所示 CMOS反相器的电路结构和工作原理 图3.3.14 VDD对电压传输特性的影响 图3.3.15为CMOS反相器的两种常用保护电路 3.3.3 CMOS 反相器的静态输入和输出特性 图3.3.15 CMOS反相器的两种常用保护电路 其中D1和D2,正向导通压降为VDF=0.5V~0.7V,反向击穿电压约为30V, D2为分布式二极管,可以通过较大的电流,RS的值一般在1.5~2.5KΩ之间。 C1和C2为T1和T2的栅极等效电容 在输入信号正常工作范围内,即0≤vI ≤VDD,输入端保护电路不起作用。当vI > VDD+VF时,D1导通,将栅极电位vG钳位在VDD+VF,而当vI < -VF时, D2导通,将栅极电位vG钳位在-VF,这样使得C1、 C2不会超过允许值。 图3.3.15 CMOS反相器的两种常用保护电路 3.3.3 CMOS 反相器的静态输入和输出特性 其输入特性如图3.3.16所示 3.3.3 CMOS 反相器的静态输入和输出特性 图3.3.16 CMOS反相器的输入特性 D1、D2截止 D1或D2导通 D1或D2导通 3.3.3 CMOS 反相器的静态输入和输出特性 二、输出特性 输出特性为从反相器输出端看输出电压喝输出电流的关系,包括输出为低电平输出特性和输出为高电平输出特性 1.低电平输出特性 在输入为高电平,即 vI=VIH=VDD时,此时T1截止, T2导通,如图3.3.17所示,电流从负载注入T2,输出电压VOL随电流增加而提高。 图3.3.17 输出为低电平时的电路 其特性曲线如图3.3.18所示 3.3.3 CMOS 反相器的静态输入和输出特性 实际上是T2管漏极电流iD和漏源电压vDS之间的关系 图3.3.18 输出为低电平时的输出特性 3.3.3 CMOS 反相器的静态输入和输出特性 2.高电平输出特性 在输入为低电平,即 vI=VIL=0时,此时T1导通, T2截止,如图3.3.18所示,电流从T1管流出到负载,输出电压VOH=VDD-IOHRON1随电流增加而下降。 图3.3.18 输出为高电平时的电路 电流的实际方向与所设方向相反 其特性曲线如图3.3.19所示 3.3.3 CMOS 反相器的静态输入和输出特性 图3.3.19 输出为高电平时的输出特性 高电平输出特性也和管子的输出特性有关,而且vGS越负,电压下降的越多 $

资源预览图

2022-2023学年高二物理竞赛课件:CMOS 反相器的静态输入和输出特性
1
2022-2023学年高二物理竞赛课件:CMOS 反相器的静态输入和输出特性
2
2022-2023学年高二物理竞赛课件:CMOS 反相器的静态输入和输出特性
3
2022-2023学年高二物理竞赛课件:CMOS 反相器的静态输入和输出特性
4
2022-2023学年高二物理竞赛课件:CMOS 反相器的静态输入和输出特性
5
2022-2023学年高二物理竞赛课件:CMOS 反相器的静态输入和输出特性
6
相关资源
示范课
由于学科网是一个信息分享及获取的平台,不确保部分用户上传资料的 来源及知识产权归属。如您发现相关资料侵犯您的合法权益,请联系学科网,我们核实后将及时进行处理。