2022-2023学年高二物理竞赛课件：E/DMOS放大器

E/DMOS放大器 E/DMOS放大器 要求两管工作在饱和区： 由于 vgs2= 0 ， 因此受控源 gm2vgs2开路。 因 gmu2vus2= -gmu2vo ， 则受控源 gmu2vus2等效为电阻：1/gmu2 ， 即 VDD + - vo + vi T2 T1 - VDD vo gm1vgs1 + - + - vi rds1 g1 s1 rds2 gmu2 1 简化等效电路 （几十倍） CMOS放大器 结构特点： 两增强型MOS管沟道互补，衬底彼此电隔离。 若NMOS管S极接最低电位 若PMOS管S极接最高电位 则S极可与U极直接相连 因此，CMOS放大器不存在衬底效应。 N P P + P + N + N + CMOS共源放大器 要求两管工作在饱和区： ， 即 vo gm1vgs1 + - + - vi rds1 g1 s1 rds2 VDD + - vo + vi T2 T1 - VGG 由 vgs2= vus1 = vus2 = 0 ，画出简化等效电路。 则 由于 ， 因此 （500~2000倍） 分析电路性能时，必须考虑负载管衬底效应的影响（用背栅跨导表示）。 分析集成MOS放大器时，需注意以下问题： 分析过程中，压控电流源的控制电压与电流源两端电压相等时，压控电流源可用等效电阻置换。 无论是CMOS放大器还是NMOS放大器，只要采用场效应管作有源电阻，则其电流流向必须与放大管电流流向一致。 分析得知：共源CMOS放大器的Av >E/DMOS的Av >E/EMOS的Av。 7.7.3　三端集成稳压器的应用 一、三端集成稳压器的外形及电路符号 W7800 IN OUT GND W7900 IN OUT GND  检查A：  当B=C=1时, A的变化可能使电路产生险象. 7 因此当B＝D=1，C＝0时，电路可能由于A的变化而产生险象。 00 01 11 10 00 01 11 10 AB CD 1 1 1 1 1 1 1 1 8 逻辑冒险的消除 增加冗余项 增加惯性延时电路 用选通脉冲取样 9 用卡诺图消除逻辑冒险 卡诺图中增加卡诺圈以消除“相切”. 00 01 11 10 00 01 11 10 AB CD 1 1 1 1 1 1 0 1 0 0 0 1 0 0 0 0 10 用惯性延时电路消除逻辑冒险 在电路的输出端连接一个惯性延时环节，通常是RC滤波器。 … 组合电路 x1 x2 xn F' F C R F t F t 适当选择时间常数 电路中存在分布电容 11 功能冒险的消除 增加惯性延时电路 用选通脉冲取样 * 可以用电路仿真软件来检查功能冒险（同样可以检查逻辑冒险） 12 $