2022-2023学年高二物理竞赛：电路时钟控制D触发器 课件

电路时钟控制D触发器 电路时钟控制D触发器 & & G1 Q G2 D Q & & CP G3 G4 Q Qn+1 S R 0 0 0 ф 0 1 1 0 1 0 0 1 1 1 Ф 0 激励表： 描述触发器由现态转换到确定的次态时，对输入信号的要求。 状态图： 0 1 00, 10 00, 01 RS 01 10 时序图： CP S R Q 同步RS触发器通过CP的电平来控制触发器的状态，故称为电平触发方式。 严格的讲，基本RS触发器和同步RS触发器不能称为触发器（Flip Flop），而只能称为锁存器（Latch）。 RS触发器是电平触发，如果在CP为有效电平时，输入R和S发生变化，则触发器的输出也可能发生变化，称为空翻。 空翻违背了时序电路的原则：时序电路按时钟节拍工作，每个时钟脉冲作用下电路状态只发生一次转换。 钟控JK触发器 & & G1 Q G2 J Q & & CP G3 G4 K 钟控RS计数触发器的空翻 & & G1 R Q G2 S Q & & CP G3 G4 空翻的原因：门3和门4总是开启的。 电平触发方式 在约定电平期间对输入激励信号都敏感 空翻现象 主从RS触发器 1* 1* 1 1 1 1 1 0 0 1 1 1 0 1 1 0 1 1 Q0 Q0 0 0 1 1 1* 1* x x x 0 0 0 1 x x x 0 1 1 0 x x x 1 0 Q Q S R CP SD RD 由两个同步RS触发器构成（主、从） CP=1时，主触发器开启，从触发器封锁； CP=0时，主触发器封锁，从触发器开启； 状态翻转发生在CP由1变0时刻； 克服了空翻 异步置位、复位（不能同时有效） 仍然有约束条件RS ＝0 *注意电路图中R和S均有两路输入 主从JK触发器 $