2022-2023学年高二物理竞赛：电路双端口随机存储器 课件

电路双端口随机存储器 电路双端口随机存储器 两对地址总线和数据总线 仲裁逻辑 存储器容量的扩展 位扩展可以利用芯片的并联方式实现。 ··· D0 D1 D2 D3 CE D12 D13 D14 D15 ┇ A11 A0 ··· WE WE CE A0 A11 4K×4位 I/O0 I/O1 I/O2 I/O3 CE A0 A11 4K×4位 I/O0 I/O1 I/O2 I/O3 WE 1. 字长（位数）的扩展---用4KX4位的芯片组成4KX16位的存储系统。 RAM存储容量的扩展 2. 字数的扩展—用用8KX8位的芯片组成 32KX8位的存储系统。 RAM1 D0 D7 A0 A12 CE1 芯片数=4 RAM1 D0 D7 A0 A12 CE1 RAM1 D0 D7 A0 A12 CE1 RAM1 D0 D7 A0 A12 CE1 地址线数=15 A0 ~ A14 字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现。 3.同时实现字数、位数的扩展 使用256x4位芯片组成512x8位存储器，问需要多少芯片? 电路应如何连接？ A 7 ~ A 0 CS W R/ D 4 ~ D 0 8 4 D0~ D3 D4~ D7 位扩展组成256x8 字扩展组成512x8 A 7 ~ A 0 CS W R/ D 4 ~ D 0 8 4 A 7 ~ A 0 CS W R/ D 4 ~ D 0 8 4 D0~ D3 A 7 ~ A 0 CS W R/ D 4 ~ D 0 8 4 D4~ D7 A7~ A0 只读存储器（ROM） 工作时只可读 不易失（断电不丢失数据） 速度慢 ROM存入数据称为编程 掩模式只读存储器（ROM ） 一次编程只读存储器（PROM） 多次改写编程的只读存储器 EPROM E2PROM 一次只擦除一 个字节(Byte) FLASH 块擦除的阵列结构， 存储矩阵 地址译码器 地址输入 ROM主要由地址译码器、存储矩阵和输出控制电路三部分组成。 数据输出 控制信号输入 输出控制电路 ROM是一种永久性数据存储器，其中的数据一般由专用的装置写入，数据一旦写入，不能随意改写，在切断电源之后，数据也不会消失。 ROM（二极管ROM）结构示意图 存储 矩阵 位线 字线 输出控制电路 容量=4X4 0 0 0 1 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 1 0 1 字线与位线的交点都是一个 存储单元。交点处有二极管 相当存1，无二极管相当存0 地 址 A1 A0 D3 D2 D1 D0 内 容 当OE=1时输出为高阻状态 当OE=0时 PROM的结构示意图（编程后的PROM ） 有一种可编程序的 ROM ，在出厂时全部存储 “1”，用户可根据需要将某些单元改写为 “0”,然而只能改写一次，称其为 PROM。 字线 位线 熔断丝 若将熔丝烧断，该单元则变成“0”。显然，一旦烧断后不能再恢复。 （编程前的PROM ） 存储 矩阵 字线 位线 PROM的结构示意图 WE D7(D0 CE A12(A0 D7(D0 WE CE A12(A0 D7(D0 WE CE A12(A0 D7(D0 WE CE A12(A0 8K(8位 （Ⅳ） 8K(8位 （Ⅲ） 8K(8位 （Ⅱ） 8K(8位 （Ⅰ） D7(D0 A12(A0 WE A1 A0 A13 A14 EN Y0 Y1 Y2 Y3 13 13 13 13 8 8 13 8 8 8 74139 +5V 2线-4线 译码器 D0 D1 D2 D3 Y3 Y2 Y1 Y0 A0 A1 A1 A0 R R R R OE +5V 2线-4线 译码器 D0 D1 D2 D3 Y3 Y2 Y1 Y0 A0 A1 A1 A0 R R R R OE