2022-2023学年高二物理竞赛课件：逻辑门电路

逻辑门电路 逻辑门电路 基本逻辑门电路 复合逻辑门电路 集成逻辑门电路 Function Logic Gate Circuit Combination Gate Integrated Logic Gate Circuit 逻辑代数的公理和定理  反演规则： 对于任意一个逻辑函数式F，做如下处理：  若把式中的运算符“•”换成“+”, “+” 换成“•”；  常量“0”换成“1”，“1”换成“0”；  原变量换成反变量，反变量换成原变量， 那么得到的新函数式称为原函数式F的反函数式。 例： F(A，B，C) C B A B ) C A ( B A   + + + = 其反函数为 ) C B A ( B C A ) B A ( F + + + + =    保持原函数的运算次序--先与后或，必要时适当地加入括号。 逻辑代数的公理和定理  对偶式： 对于任意一个逻辑函数，做如下处理： 1）若把式中的运算符“.”换成“+”，“+”换成“.”； 2）常量“0”换成“1”，“1”换成“0”。 得到的新函数为原函数F的对偶式F′，也称对偶函数。  对偶规则： 如果两个函数式相等，则它们对应的对偶式也相等。即 若F1 = F2 则F1′= F2′。使公式的数目增加一倍。  求对偶式时运算顺序不变，且它只变换运算符和常量，其变量是不变的。 注：  函数式中有“”和“⊙”运算符，求反函数及对偶函数时，要将运算符“”换成“⊙”， “⊙”换成“”。 其对偶式 例： F B 1 C A B A  + + = ) (  + F′ B 0 C A B A  + + = ) ( ) ( 逻辑门电路 双极型集成逻辑门 MOS集成逻辑门 集 成 逻 辑 门 按器件类型分 按集成度分 SSI：＜100个等效门 MSI：＜103个等效门 LSI ：＜104个等效门 VLSI：＞104个以上等效门 TTL、ECL I2L、HTL PMOS NMOS CMOS 输出级由D3、T4、T5和电阻R4组成。T4与T5组成推拉式输出结构，具有较强的负载能力。 输入级由多发射极晶体管T1、二极管D1、D2和电阻R1组成。实现输入变量A、B的与运算。  输入端至少有一个（设A端）接低电平： 0.3V 3.6V 1V 3.6V T1管:A端发射结导通，UB1 = UA + UBE1 = 1V，其它发射结反偏截止。  （5-0.7-0.7）V = 3.6V 因为UB1 =1V, 所以 T2、T5截止, UC2≈Ucc=5V。 T4：工作在放大状态 5V 电路输出高电平： TTL与非门工作原理 基本逻辑门电路 基本逻辑门电路  输入端全接高电平： 3.6V 2.1V 0.3V T1:UB1= UBC1+UBE2+UBE5 = 0.7V×3 = 2.1V 电路输出低电平：UOL = 0.3V 3.6V T1：发射结反偏，集电极正偏，工作在倒置放大状态且T2 、T5导通。 T2：工作在饱和状态 T4：UC2 = UCES2 + UBE5 ≈1V，T4截止。 T5：处于深饱和状态 TTL与非门工作原理  输入端全接高电平，输出为低电平。  输入端至少有一个接低电平时，输出为高电平。 由此可见，电路的输出与输入之间满足与非逻辑关系： T1：倒置放大状态 T2：饱和状态 T4：截止状态 T5：深度饱和状态 T1：深度饱和状态 T2：截止状态 T4：放大状态 T5：截止状态 TTL与非门工作原理 三态输出逻辑门（TSL门） （一）三态门工作原理 当 E=0时，T4截止，C端输出高电平，D2截止，则右侧电路执行正常与非功能F=AB。 1 0 1V 1V 输出F端处于高阻状态记为Z。 Z 当 E= 1时， TSL门输出具有高、低电平状态外，还有第三种输出状态 — 高阻状态，又称禁止态或失效态。 非门是三态门的状态控制部分 六管TTL与非门 T6、T7、 T9、 T10均截止 增加部分 E使能端 使 能 端 的 两 种 控 制 方 式 低电平使能 高电平使能 三态门的逻辑符号 A B F  E F A B  E 1. 实现总线结构 任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态。 2. 实现双向数据传输 当E=0时，门1工作，门2禁止，数据从A送到B； 当E=1时，门1禁止，门2工作，数据从B送到A。 （二）三态门的应用 总线 0 1 $