第7章 并行接口（课件）-高二《微机原理与接口技术》同步精品课件（电工版2023）

微机原理与接口技术 （第2版 ） 第7章 并行接口技术 7.1 概述 7.2 简单I/O并行接口技术 7.3 可编程并行接口8255A 7.1 概述 （１）并行接口　 在多根数据线上，以数据字节（字）为单位与I/O设备或被控对象传送信息， 如：打印机接口、A/D和D/A转换器接口、IEEE488接口、开关量接口、控制接口等。 （２）串行接口 在一根最多两根数据线上以数据位为单位与I/O设备或通信设备传送信息的， 7.1 概述 并行接口的特点 （1）数据传送速率快。 （2）并行接口与系统连接简单方便。 （3）数据线多，常用于近距离数据传送 7.2 简单I/O并行接口技术 7.2.1 简单的并行输入接口 图7.2.1由74LS244构成的并行输入接口实例 7.2.2 简单的并行输出接口 图7.2.2由74LS373构成的并行输出接口实例 7.2.3 双向并行输入/输出简单接口 图7.2.3由74LS245构成的双向I/O接口实例 7.3 可编程并行接口8255A 7.3.1 可编程并行接口8255A的结构 图7.3.1 Intel 8255A内部结构框图 1．Intel 8255A的内部结构 7.3.1 可编程并行接口8255A的结构 1．Intel 8255A的内部结构 （1）与外部设备相连接的3个端口PortA、PortB和PortC。3个I/O端口均为8位。 （2）A组控制和B组控制。8255A的3个端口可以分成A、B两组使用。其中，A组包括A口的8条线PA7～PA0和C口的高4位PC7～PC4，B组包括B口的8条线PB7～PB0和C口的低4位PC3～PC0 7.3.1 可编程并行接口8255A的结构 1．Intel 8255A的内部结构 （3）读/写控制逻辑。地址线A0、A1，片选信号CS#和读写控制信号（RD#、WR#），完成内部端口的选择和读写操作。 （4）数据总线缓冲器。这是一个双向、三态、8位数据缓冲器，实现CPU和端口之间的信息交换。 7.3.1 可编程并行接口8255A的结构 2．Intel 8255A的外部引脚及其功能 图7.3.2 Intel 8255A外部引脚图 D7～D0是双向数据信号线 RD#、WR#为读写控制信号 CS#为片选信号 A1、A0为I/O端口选择线 RESET为复位输入信号 PA7～PA0、PB7～PB0和PC7～PC0为8255A的3个并行8位I/O端口的引出线。 VCC为＋5V电源。 GND为电源地线。 7.3.1 可编程并行接口8255A的结构 8255A端口操作说明如表7.3.1所示。 2．Intel 8255A的外部引脚及其功能 7.3.2 可编程并行接口8255A的控制字 1．Intel 8255A的方式控制字 D7：方式控制字的标志位，恒为1。 D6、D5：A口工作方式。 D6D5＝00：方式0， D6D5＝01：方式1， D6D5＝10或11：方式2。 D4：A口数据方向。D4＝1输入；D4＝0输出。 D3：PC7～PC4数据方向。D3＝1输入；D3＝0输出。 D2：B口工作方式。D2＝1方式1；D2＝0方式0。 D1：B口数据方向。D1＝1输入；D1＝0输出。 D0：PC3～PC0数据方向。D0＝1输入；D0＝0输出。 7.3.2 可编程并行接口8255A的控制字 图7.3.3 8255A的方式控制字 7.3.2 可编程并行接口8255A的控制字 2．C口按位置0/置1控制字 C口具有位操作功能。C口的位操作端口地址同方式控制字写入地址，即A1A0=11。 D7位：标志位，D7=0时，D3～D0作为C口按位置0/置1操作内容。 D6～D4：没有定义，状态可以任意，通常设置为0。 D3～D1：8种状态组合000～111对应PC0～PC7。 D0：用来设定指定接口线PCi为高电平还是低电平。 7.3.2 可编程并行接口8255A的控制字 图7.3.4 8255A的C口位操作格式 7.3.3 可编程并行接口8255A的工作方式 1．方式0—基本输入/输出方式 3个端口的每一个都可由程序设定为输入口或输出口。3个端口可以设定为3个8位输入口或输出口，C口也可以设定为两个4位端口 可有16种不同的使用组合方式。 当8255A各端口被设定工作在方式0时，其输出是锁存的，而输入是不锁存的。 7.3.3 可编程并行接口8255A的工作方式 2．方式1—选通输入/输出方式 1）方式1输入方式 A口和B口工