第5章 5.2 ISA总线 5.3 PCI总线（课件）-高二《微机原理与接口技术》同步精品课件（电工版2023）

微机原理与接口技术 （第2版 ） 第5章 微机总线 5.1 总线概述 5.2 ISA总线 5.3 PCI总线 5.4 高速图形接口 5.5 通用串行总线及接口 5.2 ISA总线 ISA总线的主要特点如下。 （1）总线支持力强，支持64KB的I/O地址空间、24位存储器地址空间、8/16位数据存取、15级硬件中断、7个DMA通道等。 （2）16位ISA总线是一种多主控总线。 （3）支持8种类型的总线周期，分别为存储器读/写周期、I/O读/写周期、中断请求和中断响应周期、DMA周期、存储器刷新周期和总线仲裁周期。 5.2 ISA总线 ISA总线98根线由基本引脚62根线和扩展引脚36根线构成。 ISA总线从功能上来说可以分成7类：地址线、数据线、总线周期控制线、总线控制线、中断信号线、DMA信号线、电源线。 5.2 ISA总线 5.3 PCI总线 5.3.1 PCI总线概述 PCI总线是一种连接外部设备的局部总线。显卡、声卡、网卡、硬盘控制器等外部设备或者外部设备的接口直接连接到PCI总线，再和CPU连接。 PCI总线是一个与处理器无关的高速外围总线，又是至关重要的层间总线。它采用同步时序协议和集中式仲裁策略，并具有自动配置能力。 PCI总线支持32位与64位数据宽度，最大数据传输速率分别为1056Mbit/s和2112Mbit/s， 数据完整性和可靠性高，独立于处理器，支持多主控支持即插即用和中断共享。 5.3.1 PCI总线概述 5.3.2 PCI总线扩展槽 PCI定义了连接器和插卡的规范，规范定义了3种类型的插卡：长卡、短卡和半高短卡。 5.3.3 PCI总线引脚信号 5.3.3 PCI总线引脚信号 1．系统接口信号 CLK：输入，PCI系统总线时钟。 RST#：复位信号。 2．地址与数据接口信号 AD31～AD0：地址和数据共用相同的PCI引脚。 C/BE[3～0]# T/S：总线命令和字节使能信号。 PAR T/S：针对AD[31:00]和C/BE[3:0]#进行奇偶校验的校验位。 5.3.3 PCI总线引脚信号 3．接口控制信号 FRAME# S/T/S：帧周期信号。 IRDY# S/T/S：主设备准备好信号。 TRDY# S/T/S：从设备准备好信号。 STOP# S/T/S：从设备发出的要求主设备终止当前的数据传送的信号。 LOCK# S/T/S：锁定信号，用于锁定目标存储器地址。 IDSEL IN：初始化设备选择信号。 5.3.3 PCI总线引脚信号 4．仲裁接口信号 REQ# T/S：总线占用请求信号。任何主控器都有它自己的REQ#信号。 GNT# T/S：总线占用允许信号，指明总线占用请求已被响应。任何主设备都有自己的GNT#。 5．错误报告接口信号 PERR# S/T/S：数据奇偶校验错误报告信号。 SERR# O/D：系统错误报告信号。 5.3.3 PCI总线引脚信号 6．中断接口信号 INTA#、INTB#、INTC#、INTD#。 7．64位总线扩展信号 AD64～AD32 T/S：扩展的32位地址和数据多路复用线。 C/BE[7～4]# T/S：总线命令和字节使能多路复用扩展信号线。 REQ64# S/T/S：64位传输请求信号。 ACK64# S/T/S：64位传输允许信号。 PAR64 T/S：奇偶双字节校验。 5.3.4 PCI总线命令 5.3.5 PCI总线的数据传输过程 1．PCI总线的传输控制 PCI基本总线协议传输机制是猝发成组数据传输。一个分组由一个地址相位和一个或多个数据相位组成。 PCI总线上所有的数据传输基本上都是由FRAME#、IRDY#、TRDY# 3条信号线控制的。 FRAME#由主设备驱动，说明一次数据传输周期的开始和结束。IRDY#由主设备驱动，表示主设备已经做好传送数据的准备。TRDY#由从设备驱动，表示从设备已经做好传送数据的准备。 5.3.5 PCI总线的数据传输过程 1．PCI总线的传输控制 PCI总线的传输规则： （1）FRAME#和IRDY#决定总线的忙/闲状态。 （2）一旦FRAME#被置为无效，在同一传输期间不能重新置为有效。 （3）除非设置IRDY#，一般情况下不能设置FRAME#无效。 （4）一旦主设备已使IRDY#有效，则在当前数据相位完成前，不能改变IRDY#或FRAME#的状态。 （5）在完成最后一个数据相位之后的时钟周期内主设备必须使IRDY#无