第2章 2.2 8086微处理器的内部功能结构（课件）-高二《微机原理与接口技术》同步精品课件（电工版2023）

2.2 8086微处理器的内部功能结构 8086 CPU在内部采用了并行流水线结构，可以提高CPU的利用率和处理速度。从功能上讲，8086 CPU由两个独立的逻辑单元组成： 一个是总线接口单元（Bus Interface Unit BIU），另一个为执行单元（Execution Unit，EU）。 其功能框图如图2.2.1所示。 数据寄存器 指针 和变 址寄 存器 AH AL BH BL CH CL DH DL SP BP SI DI AX BX CX DX 暂存寄存器 ALU 标志寄存器FR EU 控制器 ALU数据总线 （16位） 指令队列缓冲器 1 2 3 4 5 6 总线 控制 逻辑 8086 总线 地址加法器 CS DS SS ES IP 内部暂存器 AB(20位) 执行部件（EU） 总线接口部件（BIU） DB(16位) （8位） 图2.2.1 8086CPU的内部功能结构框图 队列总线 1．总线接口单元 ■总线接口单元负责CPU通过总线与存储器、I/O设备之间的信息传送 ■取指令时，从存储器指定的地址取出程序指令送入指令队列供执行单元执行 ■执行指令时，根据执行单元命令对指定存储单元或I/O端口存取数据 2.2 8086微处理器的内部功能结构 1．总线接口单元 ■总线接口单元包括4个段寄存器（CS、DS、ES、SS）、指令寄存器（IP）、指令队列寄存器、物理地址加法器、总线控制逻辑等。 ■ 1个16位的指令寄存器，即IP。IP用于存放下一条要执行指令的有效地址，即偏移地址（Effective Address，EA），IP的内容由BIU自动修改。 2.2 8086微处理器的内部功能结构 1．总线接口单元 ■ 1个20位物理地址加法器，将16位逻辑地址变换为存储器读/写所需要的20位物理地址。 ■1个6字节的指令队列缓冲器，预存6个字节的指令代码。 ■总线控制逻辑，提供总线控制信号。 2.2 8086微处理器的内部功能结构 2.2 8086微处理器的内部功能结构 2．执行单元 ❖ 负责从指令队列寄存器中获取指令 ❖ 对指令加以执行，完成指令所规定的操作 ❖负责算术/逻辑运算及进行内存有效地址的计算 ❖执行单元由算术逻辑运算单元（Arithmetic Logic Unit，ALU）、暂存寄存器、状态标志寄存器（PSW）、通用寄存器组和执行控制单元等构成 2.2 8086微处理器的内部功能结构 2．执行单元 执行单元包含以下几个部分。 （1）1个16位算术逻辑运算单元， （2）1个16位的数据暂存器，协助ALU完成运算并可暂存参与运算的操作数。 （3）1个标志寄存器，存放ALU运算结果特征或存放控制标志。 （4）4个通用16位寄存器：AX、BX、CX、DX。 （5）4个专用16位寄存器：SI、DI、SP、BP。 （6）1个EU控制器，取指令控制和时序控制。 3．8086 CPU的指令执行过程 CPU的总线接口单元和执行单元相互独立，分别完成各自的操作，且按并行方式重叠操作。 2.2 8086微处理器的内部功能结构 图2.2.2 8088/8086 CPU的指令执行过程 2.3 8086微处理器的寄存器结构 1．通用寄存器 1）数据寄存器 包括4个16位的寄存器AX、BX、CX和DX，其中每一个又可根据需要将高8位和低8位分成独立的两个8位寄存器来使用，即AH、BH、CH、DH和AL、BL、CL、DL两组，它们均可独立寻址、独立使用。 2.3 8086微处理器的寄存器结构 每个寄存器的专用目的： ➣AX—16位累加器，使用频度最高，用于算术、逻辑运算及与外设传送信息等；AL为8位累加器。 ➣BX—基址寄存器，常用做基址指针，指向一批连续存放操作数的基地址。 ➣ CX—计数器，作为循环和串操作等指令中的隐含计数器。 ➣DX—数据寄存器，用来存放外设端口的16位地址，或双字长数据的高16位。 2.3 8086微处理器的寄存器结构 2）指针寄存器和变址寄存器 SP 堆栈指针寄存器（存放栈顶的偏移地址） BP 基址指针寄存器（堆栈区中的一个基址地址） SI 源变址寄存 DI 目的变址寄存器 2.3 8086微处理器的寄存器结构 2．段寄存器 8086 CPU的寻址空间有1MB，物理地址需要20位的地址码。段寄存器提供段基址，即段寄存器用来存放这些内存段的首地址。段寄存器有4个：代码段寄存器（CS）、数据段寄存器（DS