第11章 11.3 高速缓冲存储器（课件）-高二《微机原理与接口技术》同步精品课件（电工版2023）

1．掩膜ROM 掩膜ROM中的信息是由生产厂家根据用户要求（给定的程序和数据）对芯片图形掩膜后进行两次光刻而制成的。 2．可编程ROM 用二极管或双极型晶体管作为存储单元。每一位晶体管的发射极上连接一个可熔金属丝，出厂时所有管子发射极上的熔断器是完整的，管子可将位线和字线连通，表示存有信息“0”，用户编程时，根据程序要求，对需要写入“1”的位，通以足够大的脉冲电流，使相应位的熔断器烧断，该位便存入信息“1”。未被熔断的位仍为“0”，从而实现了信息的一次性写入。 11.2.3 ROM 3．可擦除可编程ROM EPROM由于以浮栅型MOS晶体管作为存储单元，它里面存储的内容可以通过紫外线光的照射而被擦除，而且可再用电流脉冲对其重新编程写入程序或数据。 4．电可擦除可编程ROM 电可擦除可编程ROM，即EEPROM。是一种在线可编程只读存储器。它能像RAM那样随机地进行改写，又能像ROM那样在掉电的情况下所存信息不丢失，即EEPROM兼有RAM和ROM的双重特点。 11.2.3 ROM 1．存储器与CPU的连接方法 1）数据总线的连接 数据线的连接构成数据总线所需的位数。进行存储位数的扩展，以满足系统数据总线宽度的要求。 2）地址总线的连接 在构成存储器系统时，若存储芯片的字数不够，则需用若干芯片组成容量更大的存储器，称为字数扩展。 3）控制总线的连接 根据系统(CPU) 的读写控制信号线类型（MEMR# 、MEMW#) 和存储芯片的读写控制信号线类型( OE #、WE#)分别连接。 11.2.4 存储器芯片与CPU的连接 2．存储芯片与CPU连接时应注意的问题 1）CPU总线的负载能力 CPU总线的负载能力是有限的。用接入缓冲器或总线驱动器等方法增加CPU总线的驱动能力。 2）CPU时序与存储器存储速度的配合 在选择存储器芯片时，必须考虑它的存取时间与CPU的固定时序之间的匹配问题，即时序配合问题。3）存储器组织、地址分配 内存通常分为RAM和ROM两大部分，而RAM又分为系统区（即机器的监控程序或操作系统占用的区域）和用户区，所以内存的地址分配是一个重要的问题。 11.2.4 存储器芯片与CPU的连接 3．存储器芯片的扩展 1）位扩展 在微机系统中，存储器是按字节来构成的，而所选择的存储器芯片的字长不足8位时，用这样的存储器芯片构成系统所需的存储器子系统电路，就必须进行位扩展，即用几片存储器芯片并联起来，以增加存储字长。 位扩展的一个典型的例子是PC/XT型微机，其主存容量为1M×8位，即1MB，多采用8片1M×1的存储芯片拼接而成（不考虑奇偶校验时）。为了实现位扩展，各芯片的数据线（输入/输出）拼接为8位。 11.2.4 存储器芯片与CPU的连接 11.2.4 存储器芯片与CPU的连接 图11.2.6 用8K1位芯片组成8K8位的存储器 2）字扩展 字扩展是地址空间扩展，是对存储单元数量的扩展。字扩展时，模块中所有芯片的低位地址线、控制线和数据线互连形成整个模块的低位地址线、控制线和数据线。CPU的高位地址线被用来译码以形成对各个芯片的选择线，即片选线。 片选信号有全译码、部分译码和线选3种。 （1）线选法：用CPU地址总线中某一位或几位高位线作为片选信号。 （2）全译码法：将高位地址线全部作为译码器的输入，用译码器的输出作为片选信号。 （3）部分译码方式：部分译码方式是将高位地址线中的几位经过译码后作为片选控制。 11.2.4 存储器芯片与CPU的连接 3）字位同时扩展 字位同时扩展时，一般是先对芯片分组进行位扩展形成存储模块（存储芯片组），以实现按字节编址，再通过设计芯片组的片选进行字扩展，以满足容量要求。 若使用i×j位存储器芯片构成一个容量为m×n位（m>i，n>j）的存储器，那么这个存储器共需要（m/i）×（n/j）个存储器芯片。连接时可将这些芯片分成（m/i）个组，每组有（n/j）个芯片，组内采用位扩展法，组间采用字扩展法。 11.2.4 存储器芯片与CPU的连接 1．PC系列微机中主存的基本情况 PC系列微机不断发展，其主存容量、速度和使用器件等方面经常会有变化。 （1）主存用动态RAM，Cache用静态RAM。 （2）作为通用微机，主存仅有少量的ROM（几十千字节），留有一定的用户ROM空间，但有大量的RAM器件，供多用户多任务使用。 2．专用存储器 1）显示存储器 存