2022-2023学年高二物理竞赛课件：一般时序逻辑电路的设计举例

一般时序逻辑电路的设计举例 一般时序逻辑电路的设计举例 典型的时序逻辑电路具有外部输入变量X，所以设计过程要复杂一些。 S0——初始状态或没有收到1时的状态； 例 设计一个串行数据检测器。该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个1（以及三个以上1）时，该电路输出Y=1，否则输出Y=0。 解： （1）根据设计要求，设定状态:： S2——连续收到两个1后的状态； S1——收到一个1后的状态； S3——连续收到三个1（以及三个以上1）后的状态。 （3）状态化简。 观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图: （2）根据题意可画出原始状态图： （4）状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。 （5）选择触发器。 本例选用2个D触发器。 （6）求出状态方程、驱动方程和输出方程。 列出D触发器的驱动表、画出电路的次态和输出卡诺图。 由输出卡诺图可得电路的输出方程： 根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图： 由各驱动卡诺图可得电路的驱动方程： （7）画逻辑图。 根据驱动方程和输出方程，画出逻辑图。 （8）检查能否自启动。 异步时序逻辑电路的设计方法 异步时序电路的设计比同步电路多一步，即求各触发器的时钟方程。 （1）根据设计要求，设定7个状态S0～S6。进行状态编码后，列出状态转换表。 例6.5.3 设计一个异步7进制加法计数器. （2）选择触发器。本例选用下降沿触发的JK触发器。 （3）求各触发器的时钟方程，即为各触发器选择时钟信号。 为触发器选择时钟信号的原则是： ①触发器状态需要翻转时，必须要有时钟信号的翻转沿送到。 ②触发器状态不需翻转时，“多余的” 时钟信号越少越好。 结合7进制计数器的时序图，并根据上述原则，选： （4）求各触发器的驱动方程和进位输出方程。 画出电路的次态卡诺图和JK触发器的驱动表： 根据次态卡诺图和JK触发器的驱动表可得三个触发器各自的驱动卡诺图： 再画出输出卡诺图， 得电路的输出方程： （5）画逻辑图。 将各驱动方程与输出方程归纳如下： $