2022-2023学年高二物理竞赛课件：同步时序逻辑电路的设计方法

同步时序逻辑电路的设计方法 同步时序逻辑电路的设计方法 一、同步时序逻辑电路的设计方法 1．同步时序逻辑电路的设计步骤 （3）状态分配，又称状态编码。即把一组适当的二进制代码分配给简化状态图（表）中各个状态。 （1）根据设计要求，设定状态，导出对应状态图或状态表。 （2）状态化简。消去多余的状态，得简化状态图（表）。 （4）选择触发器的类型。 （5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。 （6）根据输出方程和驱动方程画出逻辑图。 （7）检查电路能否自启动。 三、集成移位寄存器74194 74194为四位双向移位寄存器。 Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。 DSL 和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。 74194的功能表： 四、移位寄存器构成的移位型计数器 1. 环形计数器 环形计数器的特点： 电路简单，N位移位寄存器可以计N个数，实现模N计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。 2．扭环形计数器 为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。 一般来说，N位移位寄存器可以组成模2N的扭环形计数器，只需将末级输出反相后，接到串行输入端。 2．同步计数器的设计举例 例6.5.1 设计一个同步5进制加法计数器 （2）状态分配，列状态转换编码表。 (1）根据设计要求，设定状态， 画出状态转换图。该状态图不须化简。 （3）选择触发器。选用JK触发器。 （4）求各触发器的驱动方程和进位输出方程。 列出JK触发器的驱动表，画出电路的次态卡诺图。 根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图： 再画出输出卡诺图 可得电路的输出方程： （5） 将各驱动方程与输出方程归纳如下： （6）画逻辑图。 利用逻辑分析的方法画出电路完整的状态图。 （7）检查能否自启动 可见，如果电路进入无效状态101、110、111时，在CP脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。 $