第六章触发器 及时序逻辑电路 课件 2022中职《PLC应用技术（西门子）》

§6-1 触发器 §6-2 常用的时序逻辑电路 §6-3 数/模与模/数转换器 第六章 触发器及时序逻辑电路  组合电路与时序逻辑电路的区别 组合电路： 电路的输出 只与电路的输入有关， 与电路原来的状态无关 时序逻辑电路： 电路在某一给定时刻的输出 取决于该时刻电路的输入 还取决于原来状态 由触发器保存 时序逻辑电路： 组合电路 + 触发器 电路的状态与时间顺序有关 1.了解时序逻辑电路的特点和基本组成。 2.了解基本RS触发器、同步RS触发器的电路组成和逻辑功能。 3.掌握JK触发器、D触发器、T触发器的逻辑功能。 §6—1 触发器 能够存储一位二进制数码的基本单元电路 （1）有两个稳定的工作状态，分别用“0”和“1”表示。 组合电路： 不含记忆元件 、无反馈 、输出与原来状态无关 触发器： 触发器的基本特点： （2）在适当信号的作用下，两种稳定状态可以相互转换。 （3）输入信号消失后，能将获得的新状态保持下来。 具有记忆功能 1. 基本RS触发器 （1）电路组成与逻辑符号 一、RS触发器 & & 基本RS触发器的逻辑电路 两个输入端： 两个输出端： 两个稳定状态： 触发器是“0”状态 触发器是“1”状态 有两条反馈线： （2）工作原理 0 1 1 0 触发器被“置0” & & 1 0 触发器被“置1” 0 1 1 0 0 1 & & 若触发器的原状态为“1” 1 1 若触发器的原状态为“0” 触发器保持原状态“0”不变 0 1 触发器保持原状态“1”不变 & & 0 1 1 1 0 1 & & 0 1 8 0 0 1 1 “不允许” & & “不定” （3）逻辑功能 输入 输出 功能 0 1 0 1 0 0 置0 1 0 0 1 1 1 置1 1 1 0 1 0 1 保持 0 0 0 1 × × 不定 真值表 & & & & & & 1 1 0 0 0 0 1 1 置0 置1 & & 1 1 0 0 保持 不定 逻辑符号 负脉冲触发 优点：电路简单，构成各种高性能触发器的基础。 缺点：（1）触发器的状态受输入信号直接控制。 （2） 状态不定。 触发器在外加信号作用下，状态发生了转换，称为“翻转”。外加的信号称为“触发脉冲”。 RD、SD上加的非号“－”，表示负脉冲触发，即低电平有效；不加非号的，表示正脉冲触发，即高电平有效。 触发器的基本特点： （1）触发器有两个互补的输出端 与 ； （2）触发器具有0和1两个稳定状态； （3）触发器具有触发翻转的功能； （4）触发器具有记忆能力。 在外加信号作用下，状态发生的转换 当 时触发器的状态由前一时刻的 端的信号所决定。因此一个触发器可以保存1位二进制数。 【例】根据下图所给出的 端的输入波形，画出基本RS触发器 端的波形。设触发器的初始状态为“0”。 解： 2、同步RS触发器 若多个触发器，同步动作，以取得系统的协调。 用同步信号去控制，该同步信号称为时钟脉冲 （1）电路组成与逻辑符号 & & & & 同步RS触发器的逻辑电路 基本RS触发器 控制门 异步置0端 异步置1端 时钟脉冲 & & & & 当CP=0时， G3、G4被封锁 触发器保持原状态 当CP=1时， G3、G4被打开接收信号 （2）逻辑功能 触发器的状态不受输入信号的影响。 同步RS触发器逻辑电路 同步RS触发器与基本RS触发器的主要区别：同步RS触发器状态的变化与时钟脉冲同步。 输入 输出 功能 CP R S 0 × × 0 1 0 1 保持 1 0 1 0 1 1 1 置1 1 1 0 0 1 0 0 置0 1 0 0 0 1 0 1 保持 1 1 1 0 1 × × 不定 真值表 优点：CP=1期间接收信号 缺点：CP=1期间，R、S仍直接控制着 【例】根据下图所给出的时钟脉冲CP和R、S端的输入波形，画出同步RS触发器 端的波形。设触发器的初始状态为“0”。 CP R S 1 2 3 解： 当CP脉冲的高电平较宽时，触发器的状态就不是每输入一CP脉冲翻转一次，出现所谓的“空翻”现象。 二、其他类型触发器 边沿触发器的特点： 在时钟脉冲CP的上升沿或下降沿的瞬间触发，触发器的新状态取决于该时刻输入信号的状态，而其他时刻触发器均保持原状态不变。 边沿触发器的分类： JK触发器、 D触发器、 T触发器 同步RS触发器存在的问题： 触决“（1）空翻；（2）R=1，S=1时不定”两个问题的办法。 采用主从触发器、