单元十一 触发器及时序逻辑电路电子教案 电工与电子技术 中职 高三 工信版

单元十一：触发器及时序逻辑电路 教学目标 知识目标： · 掌握R-S 、J-K、D、T等几种类型触发器的逻辑功能，能够分析和实现不同功能触发器之间相互转换； · 掌握时序逻辑电路分析的步骤，能分析简单的计数器电路； · 掌握二进制计数器，二—十进制计数器的工作原理，理解同步计数器和异步计数器的区别。 能力目标： 会利用触发器设计计数器。 素质目标： 培养学生的设计创新能力。 教学重点 触发器的工作原理，用触发器构成计数器 教学难点 用触发器构成计数器 教学手段 实物演示；教学板书；电子课件 教学学时 10H 教 学 内 容 与 教 学 过 程 设 计 注 释 任务一 双稳态触发器的研究 （一）基本触发器 1.与非门组成的基本触发器 （1）电路结构 基本触发器是触发器中结构最简单的一种。基本触发器的逻辑电路图及逻辑符号如图11-1所示 图11-1基本R-S触发器 （2）工作原理 1）当、时： 2）、时： 3）、时： 4）、时： （3）特性表和特性方程 表11-1 基本触发器的状态转换特性表 功能 0 0 0 不定 不允许 1 0 1 0 0 置0 1 1 0 0 1 置1 1 1 1 0 0 保持 1 1 触发器的逻辑功能还可以用特性方程表示，特性方程就是触发器次态与输入及现态之间的逻辑关系式。如果把表11-1所表示的逻辑功能用逻辑表达式来表示，就得到了触发器的特性方程 （11-1） 约束条件 （4）状态转换图 状态转换图是描述触发器的状态转换关系及转换条件的图形。 图11-2基本触发器的状态转换图 ① 当触发器处在0状态，即时，若输入信号或11，触发器仍为0状态；若，触发器就会翻转成为1状态。 ② 当触发器处在1状态，即时，若输入信号或11，触发器仍为1状态；若，触发器就会翻转成为0状态。 2.或非门组成的基本触发器 基本触发器也可以用或非门组成，此时其逻辑电路图及逻辑符号如图11-3所示，其特性表见表11-2。 图11-3由或非门组成的R-S触发器 表11-2由或非门组成的R-S触发器特性表 功能 1 1 0 不定 不允许 1 0 1 0 1 置1 1 1 0 0 0 置0 1 0 0 0 0 保持 1 1 综上所述，基本触发器有以下特点： (1)触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 (2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 (3)在外加触发信号有效时，电路触发翻转，实现置0或置1。 (4)在稳定状态下两个输出端的状态和必须是相反的，即有约束条件。 （二）同步触发器 1.电路组成 同步触发器是在基本触发器电路基础上增加两个控制门和,一个时钟触发信号。 图11-4同步触发器 2.功能分析 (1)当=0时，、门被封锁，，此时、端的输入不起作用，所以触发器保持原状态不变。 (2)当=1即同步时钟脉冲上升沿到来时，、门解除封锁状态，=，=，触发器将按基本触发器的规律发生变化。 3.初始状态的预置 在实际应用中，有时必须在时钟脉冲到来之时，预先将触发器置成某一初始状态。为此，在同步触发器电路中设置了专门的直接置位端和直接复位端（均低电平有效），通过在或端加低电平,直接作用于基本R-S触发器，使其完成置1和置0功能，而不受脉冲限制，故也称或为异步置位端和异步复位端。 图11-5 触发器的时序波形图 （三）边沿触发器 1.边沿触发器 边沿触发器的逻辑电路图及逻辑符号如图11-6所示。图中、两个与或非门交叉耦合组成基本RS触发器，、为输入信号引导门。图中∧表示边沿触发输入方式。 图11-6 J-K触发器的逻辑电路图及逻辑符号 （1）边沿触发器功能分析 1）当时，触发器保持原来状态。 2）当时，触发器还是保持原来状态。 3）当为上升沿时，触发器仍保持原来状态不变。 在时，如果触发器的状态为0(，)，当由0→1时，由于与非门、的延时作用，首先与门A输入全1，不论与门B输入为何状态，输出。触发器保持原态不变，如果触发器原态为1，在由0→1时触发器同样保持1不变。 4）当为下降沿时，触发器根据J、K端的输入信号变化。 触发器的特性